一种面向三维集成电路中TSV的容错架构制造技术

本发明专利技术适用于半导体技术领域，提供了一种面向三维集成电路中TSV的容错架构，该冗余结构由N层环形结构组成，通过六条射线将N层环形结构等分成六个区域，每层环形结构上设有三个RTSV，三个RTSV均匀的分布在六条射线上，相邻层间的RTSV错位分布，最里层六边形的中心处设有RTSV，利用六边形特有的对称性和灵活性排列TSV，并合理的选放RTSV位置，将冗余结构划分成几个均匀区域，提高每个区域的冗余率，保证整个结构的高修复率；RTSV在TSV阵列中的均匀分布，结合路由方向的对称性，可以避免故障TSV的修复路径长度差异太大或时序开销较大的情况，降低开销。

A Fault Tolerant Architecture for TSV in Three-Dimensional Integrated Circuits

【技术实现步骤摘要】
一种面向三维集成电路中TSV的容错架构
本专利技术属于半导体
，提供了一种面向三维集成电路中TSV的容错架构。
技术介绍
随着半导体工艺持续向5nm、3nm、1nm规模逼近，摩尔定律也在走向物理极限。默克(Merck)全球集成电路材料事业处资深副总裁RicoWiedenbruch表示，通过3D芯片结构来改变半导体芯片的结构，是解决当摩尔定律逼近物理极限之后，工艺尺寸缩小越来越困难问题的最佳解答。三维集成电路(3DIC)是利用硅通孔(ThoughSiliconVia,TSV)将不同芯片或电路模块等不同层器件在垂直方向上连接。相比二维集成电路，3DIC能有效减小互连线长度、提高互连密度、实现异质集成、减小芯片面积等优点。在整块3D芯片中，TSV数目众多且功能不同，用于信号传输的TSV，通常称为信号TSV(SignalTSV,STSV)。3D芯片在制造过程中容易产生故障，导致无法正常传输信号。单个3D芯片的良率会随着TSV良率的降低迅速降低，为解决这一问题通常会添加一定数目的冗余TSV(RedundancyTSV,RTSV)，用来代替故障的TSV，提高三维集成电路的可靠性[2]。由于TSV占用芯片面积开销较大，直径通常为几十至几百微米，需要用尽可能少的TSV确保三维集成电路的可靠性。在实际生产中，制造和堆叠的过程都容易导致TSV发生故障。TSV的良率还会受硅片表面粗糙度和清洁度的影响。在堆叠过程中，一旦某个TSV发生故障，周围的TSV也有可能产生缺陷，呈现聚簇分布，在聚簇中心区域发生故障的概率高于其他区域。针对聚簇故障问题，徐强、蒋力等人提出路由的冗余架构，TSV阵列里每个STSV都配有一个路由器(三个3:1MUX构成)，信号通过路由器进行转移传输。但大量MUX和RTSV的使用带来了极大的硬件开销问题；在冗余修复过程中，许多路由器会被绕过，又会产生大量的时间开销与延时问题。针对这一问题，TingtingHwang等人提出了环形冗余架构，如图1所示，虽然面积开销小，但对聚簇故障的容忍能力比较差，对2*2的四个故障的容错率也仅为50％左右。
技术实现思路
本专利技术实施例提供了一种面向三维集成电路中TSV的容错架构，利用六边形特有的对称性和灵活性排列TSV，RTSV在TSV阵列中的均匀分布，结合路由方向的对称性，可以避免故障TSV的修复路径长度差异太大或时序开销较大的情况，降低开销。本专利技术是这样实现的，一种面向三维集成电路中TSV的容错架构，所述冗余架构由N层环形结构组成，最里层的环形结构是一个六边形，下一层的环形结构基于上一层环形结构的外围边来构建，在上一层环形结构的每条外围边上构建一个六边形，构建的所有六边形组成了下一层的环形结构；通过六条射线将N层环形结构等分成六个区域，每层环形结构上设有三个RTSV，三个RTSV均匀的分布在六条射线上，相邻层间的RTSV错位分布，最里层六边形的中心处设有RTSV；所述N层环形结构由2N-1个同心六边形组成，针对RSTV所在的同心六边形，顶点处的STSV可向两相邻RSTV转移信号，针对其他同心六边形，顶点处的STSV可向相邻两边的中间STSV转移，各边中间位置处的两STSV间可双向转移；位于射线上的STSV称为边缘STSV，区域内剩余的STSV称为非边缘STSV，边缘STSV向相邻的RTSV转移信号，两边缘STSV间可双向转移，每个非边缘STSV可向上一层的两相邻STSV转移信号；最里层六边形的六个顶点STSV向中心处的RTSV转移信号。进一步的，所述冗余RTSV的数量为3N-2。本专利技术提供的面向三维集成电路中TSV的容错架构具有如下有益效果：1.利用六边形特有的对称性和灵活性排列TSV，并合理的选放RTSV位置，将冗余架构划分成几个均匀区域，提高每个区域的冗余率，保证整个架构的高修复率；2.RTSV在TSV阵列中的均匀分布，结合路由方向的对称性，可以避免故障TSV的修复路径长度差异太大或时序开销较大的情况，降低开销；3.该冗余架构既适应于均匀分布故障，又适应于聚簇故障。附图说明图1为本专利技术实施例提供的环形冗余架构的示意图；图2为本专利技术实施例提供的网格拓扑架构示意图；图3为本专利技术实施例提供的六边形拓扑架构示意图；图4为本专利技术实施例提供的不同层数的六边形出现不同数目故障TSV的概率图；图5为本专利技术实施例提供的不同层的六边形架构冗余位置示意图；图6为本专利技术实施例提供的三层六边形冗余架构的路由示意简图；图7为本专利技术实施例提供的三层六边形冗余架构分析，其中，7(a)为三层六边形局部放大冗余架构的分析图，7(b)为三层六边形的整体冗余架构图；图8为本专利技术实施例提供的局部冗余架构的故障分析图；图9为本专利技术实施例提供的三种冗余架构的修复率比较图；图10为本专利技术实施例提供的路由冗余架构示意图；图11为本专利技术实施例提供的不同聚簇窗口下三种不同冗余架构的修复率比较图，其中，11(a)为2×2聚簇窗口下三种不同冗余架构的修复率比较图，11(b)为3×3聚簇窗口下三种不同冗余架构的修复率比较图，11(c)为4×4聚簇窗口下三种不同冗余架构的修复率比较图，11(d)为5×5聚簇窗口下三种不同冗余架构的修复率比较图；图12为本专利技术实施例提供的不同冗余架构的在出现1-7个故障时修复路径长度的比较图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在三维集成电路的设计过程中有一个重要问题，是TSV的放置位置问题，这些TSV主要负责层与层之间的信号传输。图2(a)是常见的3×3网格拓扑结构，TSV阵列的行列都放有3个TSV，一共由9个TSV构成。图2(a)中，p为节距，即相邻TSV之间的距离。在网格拓扑结构中，TSV与相邻水平垂直方向的TSV距离为p，中心点TSV到斜对角线位置的TSV距离为TSV之间的距离是不等的。对于较大的TSV阵列结构，可以进行拓扑，图2(b)是6×6网格拓扑结构，TSV阵列的每行每列都有6个TSV。当网格拓扑结构是n×n规模时，TSV阵列的行列位置放有n个TSV。Nm表示网络拓扑结构中TSV总个数，Nm为Nm＝n2(1)Sm表示网络拓扑结构所占的总面积，Sm为Sm＝[(n-1)p]2(2)用六边形拓扑代替传统的网格拓扑，图3(a)所示是一个n＝1的六边形拓扑单元结构。每条边是1个TSV，加上中心的1个TSV，任意两个相邻的TSV之间的距离都是p。六边形TSV阵列是完全对称的，并且在较大的TSV阵列结构中仍能保持，图3(b)是一个n＝2的六边形拓扑结构，最外层每条边上有2个TSV。这是以单元拓扑结构的每条边向外扩展新的单元结构，形成一个两层的六边形拓扑结构，又可以看做由7个六边形单元结构构成。n既可以表示六边形结构的层数，又可以表示该结构最外层六边形每条边上的TSV个数。Nh表示六边形拓扑结构中TSV总个数，Nh为Sh表示六边形拓扑结构所占的总面积，Sh为3×3的网格拓扑结构TSV总个数是9，单位TSV所占面积为0.44p2；六边形单元拓扑结构TSV总个数是7，单位TSV所占面积为0.37p2。通过比较两种结构的单位TSV所占面积，可以发现一个本文档来自技高网...

【技术保护点】
1.一种面向三维集成电路中TSV的容错架构，其特征在于，所述TSV容错架构由N层环形结构组成，最里层的环形结构是一个六边形，下一层的环形结构基于上一层环形结构的外围边来构建，在上一层环形结构的每条外围边上构建一个六边形，构建的所有六边形组成了下一层的环形结构；通过六条射线将N层环形结构等分成六个区域，每层环形结构上设有三个RTSV，三个RTSV均匀的分布在六条射线上，相邻层间的RTSV错位分布，最里层六边形的中心处设有RTSV；所述N层环形结构由2N‑1个同心六边形组成，针对RSTV所在的同心六边形，顶点处的STSV可向两相邻RSTV转移信号，针对其他同心六边形，顶点处的STSV可向相邻两边的中间STSV转移，各边中间位置处的两STSV间可双向转移；位于射线上的STSV称为边缘STSV，区域内剩余的STSV称为非边缘STSV，边缘STSV向相邻的RTSV转移信号，两边缘STSV间可双向转移，每个非边缘STSV可向上一层的两相邻STSV转移信号；最里层六边形的六个顶点STSV向中心处的RTSV转移信号。

【技术特征摘要】
1.一种面向三维集成电路中TSV的容错架构，其特征在于，所述TSV容错架构由N层环形结构组成，最里层的环形结构是一个六边形，下一层的环形结构基于上一层环形结构的外围边来构建，在上一层环形结构的每条外围边上构建一个六边形，构建的所有六边形组成了下一层的环形结构；通过六条射线将N层环形结构等分成六个区域，每层环形结构上设有三个RTSV，三个RTSV均匀的分布在六条射线上，相邻层间的RTSV错位分布，最里层六边形的中心处设有RTSV；所述N层环形结构由2N-1个同心六边形组成，针对RSTV所在的同心六边形，顶...

【专利技术属性】
技术研发人员：倪天明，束月，鲁麟，代广珍，韩名君，高文根，瞿成明，朱世东，
申请(专利权)人：安徽工程大学，
类型：发明
国别省市：安徽,34