时钟恢复电路制造技术

技术编号:22242262 阅读:21 留言:0更新日期:2019-10-09 21:43
一种时钟恢复电路,所述时钟恢复电路包括依次连接的相位探测器、电荷泵、压控振荡器、以及分频器,还包括耦接于电荷泵和压控振荡器之间的环路滤波器,其特征在于,所述相位探测器包括一多速率模式调节模块和一半速相位探测模块,所述时钟信号输入多速率模式调节模块,所述多速率模式调节模块根据设置产生半频、全频和倍频三种时钟信号中的任意一种,并将产生的时钟信号输入半速相位探测模块,以上设置的组合,可以产生半速模式、全速模式和两倍速模式时钟恢复电路中的任意一种,从而大幅提高电路设计的兼容性,节约芯片成本。

Clock Recovery Circuit

【技术实现步骤摘要】
时钟恢复电路
本专利技术涉及集成电路设计领域,尤其涉及一种时钟恢复电路。
技术介绍
时钟恢复电路(CDR:ClockDataRecovery)被广泛的用于高速传输数据接收,用于从传输器中恢复正确的时钟和数据信号,包括但不限于通过芯片封装、应用板、连接器、或者数据线。时钟恢复电路包括模拟型和数字型。对于模拟时钟恢复电路,其主要结构如附图1所示,包括依次连接的相位探测器11、电荷泵12、压控振荡器13、以及分频器14,还包括耦接于电荷泵12和压控振荡器13之间的环路滤波器15。相位探测器被用来探测输入数据信号的相位,并输出一个信号,用于帮助产生一个可以修正输入信号的相位的时钟信号。对于非线性相位探测器,采用两个数据样本和一个带边采样,提供相位偏移的符号信息,帮助产生带边被校准到输入数据波形中心位置的时钟信号。如附图2所示是附图1所示相位探测器的基本信号时序图。如果带边采样与输入数据Din中的第一个数据不同而与第二个数据相同,则认为时钟信号是延迟的,则输出符号信息(En⊕Dn)提前时钟信号相位;与之相反的,如果带边采样与输入数据Din中的第一个数据相同而与第二个数据不同,则认为时钟信号是延迟的,则输出符号信息(En⊕Dn+1)延迟时钟信号相位。通过增加或降低时钟信号相位,时钟信号带边被调节到输入数据波形的中心。上述时钟恢复电路具有不同的数据速率模式,基于工作时钟的频率和输入的数据速率之间的比例。全速率模式意味着恢复时钟的频率是NHz,输入的数据速率是Nbps;半速模式意味着恢复时钟的频率是N/2Hz,输入的数据速率是Nbps;倍速模式意味着恢复时钟的频率是2NHz,输入的数据速率是Nbps。通常来说,被定义为M速率模式,就意味着恢复时钟的频率是M×NHz,输入的数据速率是Nbps。在现有技术中,不同的数据协议对应着不同的数据传输速率。例如,SATA协议定义了1.5Gbps、3Gbps、以及6Gbps三种数据传输速率,而PCIE协议定义了2.5Gbps、5Gbps、8Gbps、以及16Gbps四种数据传输速率,DP协议定义了1.62Gbps、2.7Gbps、5.4Gbps、以及8.1Gbps四种数据传输速率,等。这就需要设计不同的时钟恢复电路来配合不同的数据传输速率,这显然不利于芯片面积的小型化,提高了产品成本。
技术实现思路
本专利技术所要解决的技术问题是,提供一种能够兼容多种频率的时钟恢复电路。为了解决上述问题,本专利技术提供了一种时钟恢复电路,所述时钟恢复电路包括依次连接的相位探测器、电荷泵、压控振荡器、以及分频器,还包括耦接于电荷泵和压控振荡器之间的环路滤波器,所述相位探测器包括一多速率模式调节模块和一半速相位探测模块,所述时钟信号输入多速率模式调节模块,所述多速率模式调节模块,根据设置产生半频、全频和倍频三种时钟信号中的任意一种,并将产生的时钟信号输入半速相位探测模块,以上设置的组合,可以产生半速模式、全速模式或两倍速模式时钟恢复电路中的任意一种。可选的,所述相位探测器包括多个串接的多速率模式调节模块,每个多速率模式调节模块可以各自独立的根据设置产生全频、倍频和半频三种时钟信号中的任意一种。可选的,所述半速相位探测模块包括第一级的0号D触发器至3号D触发器,第二级的0号异或门至3号异或门,以及第三级的4号D触发器至7号D触发器:所述0号D触发器至3号D触发器的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号,正输入端D分别连接数据信号,0号D触发器的正输出端Q分别接入0号异或门和3号异或门的输入端,1号D触发器的正输出端Q分别接入1号异或门和0号异或门的输入端,2号D触发器的正输出端Q分别接入2号异或门和1号异或门的输入端,3号D触发器的正输出端Q分别接入3号异或门和2号异或门的输入端;所述0号D触发器至3号D触发器的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号,正输入端D分别连接所述0号异或门至3号异或门的输出端,正输出端Q分别作为半速相位探测模块的数据输出端,输出信号的数据频率是输入数据的一半。可选的,所述多速率模式调节模块包括0号D触发器至1号D触发器、0号数据选择器至5号数据选择器;所述0号D触发器和1号D触发器的时钟输入端连接0°相位时钟信号,0号D触发器的正输入端D与负输出端连接,0号D触发器的正输出端Q与1号D触发器的正输入端D连接;所述0号数据选择器和1号数据选择器的低电平输入端分别连接至所述0号D触发器和1号D触发器的正输出端Q,高电平输入端连接全速时钟的0°相位时钟和180°相位时钟信号;所述2号数据选择器和4号数据选择器的低电平输入端分别连接至所述0号数据选择器的输出端Q,高电平输入端连接半速时钟的0°相位时钟信号和180°相位时钟信号;所述3号数据选择器和5号数据选择器的低电平输入端分别连接至所述1号数据选择器的输出端Q,高电平输入端连接半速时钟的90°相位时钟信号和270°相位时钟信号;所述2号数据选择器至5号数据选择器分别输出调制后的0°相位、90°相位、180°相位、以及270°相位的时钟信号。本专利技术的多速率模式调节模块可以根据设置产生全频、倍频和半频三种时钟信号中的任意一种,并将产生的时钟信号输入半速相位探测模块,以上设置的组合,可以产生两倍速模式、半速模式、全速模式中的任意一种,也可以基于1/4速率模式,实施半速、全速等多速率兼容的方案。这样可以在相对较少增加成本的情况下,配置出更多倍速的时钟信号,增加时钟恢复电路的频率兼容性。附图说明附图1所示是现有技术中一种模拟时钟恢复电路的结构示意图,附图2是附图1所示电路的信号时序图。附图3所示是本专利技术一具体实施方式所述时钟恢复电路的结构示意图。附图4所示是附图3中半速相位探测模块的一种具体实施方式的电路图,附图5所示是上述电路的时序图。附图6所示是附图3中多速率模式调节模块的一种具体实施方式的电路图。具体实施方式下面结合附图对本专利技术提供的时钟恢复电路的具体实施方式做详细说明。附图3所示是本具体实施方式所述时钟恢复电路的结构示意图,包括依次连接的相位探测器31、电荷泵32、压控振荡器33、以及分频器34,还包括耦接于电荷泵32和压控振荡器33之间的环路滤波器35。在本具体实施方式中,为了支持多速率模式,所述相位探测器包括一多速率模式调节模块321和一半速相位探测模块322,所述时钟信号输入多速率模式调节模块321,所述多速率模式调节模块321根据设置产生全频、倍频和半频三种时钟信号中的任意一种,并将产生的时钟信号输入半速相位探测模块322,以上设置的组合,可以产生全速模式,两倍速模式和半速模式中中的任意一种。附图4所示是附图3中半速相位探测模块322的一种具体实施方式的电路图。所述半速相位探测模块322包括第一级的0号D触发器DFF0至3号D触发器DFF3,第二级的0号异或门XOR0至3号异或门XOR3,以及第三级的4号D触发器DFF4至7号D触发器DFF7。所述0号D触发器DFF0至3号D触发器DFF3的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号,正输入端D分别连接数据信号,0号D触发器DFF0的正输出端Q分别接入0号异本文档来自技高网
...

【技术保护点】
1.一种时钟恢复电路,所述时钟恢复电路包括依次连接的相位探测器、电荷泵、压控振荡器、以及分频器,还包括耦接于电荷泵和压控振荡器之间的环路滤波器,其特征在于,所述相位探测器包括一多速率模式调节模块和一半速相位探测模块,所述时钟信号输入多速率模式调节模块,所述多速率模式调节模块根据设置产生半频、全频和倍频三种时钟信号中的任意一种,并将产生的时钟信号输入半速相位探测模块,以上设置的组合,可以产生半速模式、全速模式或两倍速模式时钟恢复电路中的任意一种。

【技术特征摘要】
1.一种时钟恢复电路,所述时钟恢复电路包括依次连接的相位探测器、电荷泵、压控振荡器、以及分频器,还包括耦接于电荷泵和压控振荡器之间的环路滤波器,其特征在于,所述相位探测器包括一多速率模式调节模块和一半速相位探测模块,所述时钟信号输入多速率模式调节模块,所述多速率模式调节模块根据设置产生半频、全频和倍频三种时钟信号中的任意一种,并将产生的时钟信号输入半速相位探测模块,以上设置的组合,可以产生半速模式、全速模式或两倍速模式时钟恢复电路中的任意一种。2.根据权利要求1所述的时钟恢复电路,其特征在于,所述半速相位探测模块包括第一级的0号D触发器至3号D触发器,第二级的0号异或门至3号异或门,以及第三级的4号D触发器至7号D触发器:所述0号D触发器至3号D触发器的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号,正输入端D分别连接数据信号,0号D触发器的正输出端Q分别接入0号异或门和3号异或门的输入端,1号D触发器的正输出端Q分别接入1号异或门和0号异或门的输入端,2号D触发器的正输出端Q分别接入2号异或门和1号异或门的输入端,3号D触发器的正输出端Q分别接入3号异或门和2号异或门的输入端;所述4号D触发器至7号D触发器的时钟输入端分别连接0°相...

【专利技术属性】
技术研发人员:孙凯姚超凡
申请(专利权)人:厦门星宸科技有限公司
类型:发明
国别省市:福建,35

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1