阵列基板及其制造方法、显示装置制造方法及图纸

提供一种阵列基板及其制造方法以及显示装置。所述阵列基板，包括：衬底基板；设置在所述衬底基板上的第一信号线；设置在所述衬底基板上且覆盖所述第一信号线的第一缓冲层；设置在所述第一缓冲层背离所述衬底基板一侧的第二信号线；设置在所述衬底基板上且覆盖所述第二信号线的第一绝缘层；和设置在所述第一绝缘层背离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中，所述第一信号线的厚度大于所述薄膜晶体管的栅极的厚度，并且所述第二信号线的厚度大于所述薄膜晶体管的源极或漏极的厚度。

Array Substrate and Its Manufacturing Method and Display Device

【技术实现步骤摘要】
阵列基板及其制造方法、显示装置
本公开涉及显示
，尤其涉及一种阵列基板及其制造方法、包括该阵列基板的显示装置。
技术介绍
随着技术的不断发展，高分辨率的显示装置逐渐成为研究的热点。例如，8K分辨率的显示装置逐渐出现在市面上。8K分辨率的显示屏包括7680×4320个像素，以形成高PPI(PixelsPerInch)的显示屏。高PPI的显示屏能够以较高的像素密度显示图像，从而实现高品质的显示画面。在例如8K分辨率的高PPI的显示装置中，降低或者避免走线的电阻压降(即IRDrop)导致的各种不利影响，是本领域中研究的重要课题。
技术实现思路
为了解决上述问题的至少一个方面，本公开提供一种阵列基板及其制造方法、包括该阵列基板的显示装置。在一个方面，提供一种阵列基板，包括：衬底基板；设置在所述衬底基板上的第一信号线；设置在所述衬底基板上且覆盖所述第一信号线的第一缓冲层；设置在所述第一缓冲层背离所述衬底基板一侧的第二信号线；设置在所述衬底基板上且覆盖所述第二信号线的第一绝缘层；和设置在所述第一绝缘层背离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中，所述第一信号线的厚度大于所述薄膜晶体管的栅极的厚度，并且所述第二信号线的厚度大于所述薄膜晶体管的源极或漏极的厚度。例如，所述第一信号线的厚度至少为所述薄膜晶体管的栅极的厚度的1.5倍，且所述第二信号线的厚度至少为所述薄膜晶体管的源极或漏极的厚度的1.5倍。例如，所述第一信号线和所述第二信号线均包括铜基金属。例如，所述第一信号线包括栅线，并且所述第二信号线包括电源线或数据线。例如，所述第一绝缘层包括第一层间介电层和第二缓冲层，所述第一层间介电层设置于所述第二信号线两侧，所述第二缓冲层设置在所述第一层间介电层背离所述衬底基板的一侧，并且覆盖所述第二信号线；所述薄膜晶体管在所述衬底基板上的正投影与所述第一层间介电层在所述衬底基板上的正投影不重叠。例如，所述阵列基板还包括设置在所述第一缓冲层和所述第二缓冲层之间的遮光层，其中，所述薄膜晶体管在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影至少部分重叠，并且所述遮光层在所述衬底基板上的正投影与所述第一层间介电层在所述衬底基板上的正投影不重叠。例如，所述第一缓冲层包括凹陷区，所述凹陷区朝向所述衬底基板凹陷，所述薄膜晶体管和所述遮光层中的每一个在所述第一缓冲层上的正投影落入所述凹陷区内。例如，所述阵列基板还包括：第二层间介电层，所述第二层间介电层设置在所述第二缓冲层背离所述衬底基板的一侧；第一导电插塞，所述第一导电插塞设置在所述第一缓冲层中，位于所述第一信号线远离所述衬底基板的一侧，且与所述第一信号线电连接；和第二导电插塞，所述第二导电插塞设置在所述第二缓冲层和所述第二层间介电层两者中，并且所述第二导电插塞通过所述第一导电插塞与所述第一信号线电连接。例如，所述薄膜晶体管包括开关晶体管，所述第一信号线通过所述第一导电插塞和所述第二导电插塞与所述开关晶体管的栅极电连接。例如，所述阵列基板还包括：第三导电插塞，所述第三导电插塞设置在所述第二缓冲层和所述第二层间介电层两者中，所述源极和所述漏极中的一个通过所述第三导电插塞与所述第二信号线电连接。例如，所述薄膜晶体管还包括驱动晶体管；与所述开关晶体管的源极和漏极中的一个电连接的所述第二信号线包括数据线，且与所述驱动晶体管的源极和漏极中的一个电连接的所述第二信号线包括电源线。例如，所述开关晶体管的源极和漏极中的另一个与所述驱动晶体管的栅极电连接。例如，所述阵列基板还包括：第四导电插塞，所述第四导电插塞设置在所述第二缓冲层和所述第二层间介电层两者中，所述遮光层通过所述第四导电插塞与所述第二信号线电连接。例如，所述第一导电插塞与所述遮光层位于同一层；所述第二导电插塞、所述第三导电插塞和所述第四导电插塞中的每一个与所述源极或所述漏极位于同一层。例如，所述阵列基板还包括：设置在所述第二层间介电层背离所述衬底基板一侧的第二绝缘层；设置在所述第二绝缘层背离所述衬底基板一侧的彩膜层；设置在所述第二绝缘层背离所述衬底基板一侧且覆盖所述彩膜层的第三绝缘层；和设置在所述第三绝缘层背离所述衬底基板一侧的第一电极，所述第一电极通过形成在所述第二绝缘层和所述第三绝缘层两者中的导电插塞与所述源极和漏极中的另一个电连接。例如，所述薄膜晶体管为顶栅型薄膜晶体管。在另一方面，提供一种显示装置，包括上面描述的阵列基板。在又一方面，提供一种阵列基板的制造方法，包括：在衬底基板上形成第一信号线；在所述衬底基板上形成覆盖所述第一信号线的第一缓冲层；在所述第一缓冲层背离所述衬底基板的一侧形成第二信号线；在所述衬底基板上形成覆盖所述第二信号线的第一绝缘层；和在所述第一绝缘层背离所述衬底基板的一侧形成薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中，所述第一信号线的厚度大于所述薄膜晶体管的栅极的厚度，并且所述第二信号线的厚度大于所述薄膜晶体管的源极或漏极的厚度。例如，所述制造方法还包括：在所述第一层间介电层中形成开孔；和通过一次构图工艺，在所述第一缓冲层背离所述衬底基板一侧且在所述开孔中形成遮光层，并且在所述第一信号线背离所述衬底基板一侧形成第一导电部。例如，所述制造方法还包括：在所述第二缓冲层背离所述衬底基板的一侧形成覆盖所述薄膜晶体管的第二层间介电层；通过一次构图工艺，在所述第二层间介电层中分别形成第一过孔和第二过孔，并且在所述第二缓冲层和所述第二层间介电层两者中分别形成第三过孔、第四过孔和第五过孔；沉积导电金属材料，以在所述第三过孔中形成第二导电部，在所述第四过孔中形成第三导电部，并且在所述第五过孔中形成第四导电部，以使得所述第二导电部通过所述第一导电部与所述第一信号线电连接，所述源极和所述漏极中的一个通过所述第三导电部与所述第二信号线电连接，所述遮光层通过所述第四导电部与所述第二信号线电连接。根据本公开的各个方面，提出一种阵列基板及其制造方法、包括该阵列基板的显示装置，有利于形成大厚度的信号线，从而能够至少降低或电阻压降(即IRDrop)导致的各种不利影响，改善显示装置的性能。附图说明通过下文中参照附图对本公开所作的描述，本公开的其它目的和优点将显而易见，并可帮助对本公开有全面的理解。图1是根据本公开实施例的显示装置的结构示意图；图2是根据本公开实施例的阵列基板的像素驱动电路的示意图；图3是根据本公开的示例性实施例的阵列基板的一个子像素的平面示意图；图4是根据本公开的示例性实施例的阵列基板的一个子像素沿图3的线I-I’截取的截面图；图5是根据本公开的一些示例性实施例的阵列基板的一个子像素沿图3的线I-I’截取的截面图；图6是根据本公开的一些示例性实施例的具有COA结构的阵列基板的一个子像素沿图3的线I-I’截取的截面图；图7是根据本公开的示例性实施例的阵列基板的制造方法的流程图；图8A-图8C是根据本公开实施例的阵列基板的制造方法的形成多条信号线的各个子步骤被执行后形成的截面图；图9A是根据本公开实施例的阵列基板的制造方法的形成第一层间介电层的步骤被执行后形成的截面图；图9B是根据本公开实施例的阵列基板的制造方法的形成开孔的步骤被执行后形成的截面图；图9C是根据本公开实施例的阵本文档来自技高网...

【技术保护点】
1.一种阵列基板，包括：衬底基板；设置在所述衬底基板上的第一信号线；设置在所述衬底基板上且覆盖所述第一信号线的第一缓冲层；设置在所述第一缓冲层背离所述衬底基板一侧的第二信号线；设置在所述衬底基板上且覆盖所述第二信号线的第一绝缘层；和设置在所述第一绝缘层背离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中，所述第一信号线的厚度大于所述薄膜晶体管的栅极的厚度，并且所述第二信号线的厚度大于所述薄膜晶体管的源极或漏极的厚度。

【技术特征摘要】
1.一种阵列基板，包括：衬底基板；设置在所述衬底基板上的第一信号线；设置在所述衬底基板上且覆盖所述第一信号线的第一缓冲层；设置在所述第一缓冲层背离所述衬底基板一侧的第二信号线；设置在所述衬底基板上且覆盖所述第二信号线的第一绝缘层；和设置在所述第一绝缘层背离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，其中，所述第一信号线的厚度大于所述薄膜晶体管的栅极的厚度，并且所述第二信号线的厚度大于所述薄膜晶体管的源极或漏极的厚度。2.根据权利要求1所述的阵列基板，其中，所述第一信号线的厚度至少为所述薄膜晶体管的栅极的厚度的1.5倍，且所述第二信号线的厚度至少为所述薄膜晶体管的源极或漏极的厚度的1.5倍。3.根据权利要求1或2所述的阵列基板，其中，所述第一信号线和所述第二信号线均包括铜基金属。4.根据权利要求1或2所述的阵列基板，其中，所述第一信号线包括栅线，并且所述第二信号线包括电源线或数据线。5.根据权利要求1或2所述的阵列基板，其中，所述第一绝缘层包括第一层间介电层和第二缓冲层，所述第一层间介电层设置于所述第二信号线两侧，所述第二缓冲层设置在所述第一层间介电层背离所述衬底基板的一侧，并且覆盖所述第二信号线；所述薄膜晶体管在所述衬底基板上的正投影与所述第一层间介电层在所述衬底基板上的正投影不重叠。6.根据权利要求5所述的阵列基板，还包括设置在所述第一缓冲层和所述第二缓冲层之间的遮光层，其中，所述薄膜晶体管在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影至少部分重叠，并且所述遮光层在所述衬底基板上的正投影与所述第一层间介电层在所述衬底基板上的正投影不重叠。7.根据权利要求6所述的阵列基板，其中，所述第一缓冲层包括凹陷区，所述凹陷区朝向所述衬底基板凹陷，所述薄膜晶体管和所述遮光层中的每一个在所述第一缓冲层上的正投影落入所述凹陷区内。8.根据权利要求6所述的阵列基板，其中，所述阵列基板还包括：第二层间介电层，所述第二层间介电层设置在所述第二缓冲层背离所述衬底基板的一侧；第一导电插塞，所述第一导电插塞设置在所述第一缓冲层中，位于所述第一信号线远离所述衬底基板的一侧，且与所述第一信号线电连接；和第二导电插塞，所述第二导电插塞设置在所述第二缓冲层和所述第二层间介电层两者中，并且所述第二导电插塞通过所述第一导电插塞与所述第一信号线电连接。9.根据权利要求8所述的阵...

【专利技术属性】
技术研发人员：黄勇潮，成军，王东方，刘军，程磊磊，闫梁臣，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11