用于显示屏的驱动电路制造技术

本发明专利技术提供一种用于显示屏的驱动电路，其包括：上拉单元，所述上拉单元用于将时钟信号转换为级传信号，将直流电压信号转换为输出信号；上拉控制单元，所述上拉控制单元用于控制所述上拉单元的打开时间；自举电容，所述自举电容用于抬升所述级传信号和输出信号电压；下拉单元，所述下拉单元用于将自举电容的输出电压拉低为低电位；下拉维持单元，所述下拉维持单元用于将自举电容的输出电压拉保持为低电位；反相器，所述反相器用于使所述自举电容的输出电压和下拉维持单元的输出电压电位相反；以及反馈单元，所述反馈单元用于提高下拉单元的输出电压。

Driving Circuit for Display Screen

【技术实现步骤摘要】
用于显示屏的驱动电路
本专利技术涉及电子显示领域，尤其涉及一种用于显示屏的驱动电路。
技术介绍
蓝相液晶的响应时间为亚毫米级。相比于其他类型的显示器，应用蓝相液晶的显示器制备工艺简单、视角广、响应时间快。但是蓝相液晶的驱动电压相对较高(大于30V)，与之匹配的驱动电路输出的驱动电压也相对较高。驱动电路的输出信号的电位由时钟信号及触发信号的电位决定，时钟信号的电位增加，会极大的增加驱动电路的功耗和信号之间的串扰。
技术实现思路
本专利技术提供一种用于显示屏的驱动电路，能够大幅度降低驱动电路的功耗，并且减小信号之间的串扰。为解决上述问题，本专利技术提供了一种用于显示屏的驱动电路，其包括：上拉单元，所述上拉单元用于将时钟信号转换为级传信号，将直流电压信号转换为输出信号；上拉控制单元，所述上拉控制单元用于控制所述上拉单元的打开时间；自举电容，所述自举电容用于抬升所述级传信号和输出信号电压；下拉单元，所述下拉单元用于将自举电容的输出电压拉低为低电位；下拉维持单元，所述下拉维持单元用于将自举电容的输出电压拉保持为低电位；反相器，所述反相器用于使所述自举电容的输出电压和下拉维持单元的输出电压电位相反；以及反馈单元，所述反馈单元用于提高下拉单元的输出电压。根据本专利技术的其中一个方面，所述上拉单元包括第一上拉单元和第二上拉单元；所述第一上拉单元包括第一上拉薄膜晶体管、第二上拉薄膜晶体管和第三上拉薄膜晶体管；其中，所述第一上拉薄膜晶体管的源极连接第一直流电压，漏极连接所述下拉单元，栅极连接第二上拉薄膜晶体管的栅极和第三上拉薄膜晶体管的漏极；所述第二上拉薄膜晶体管的源极连接第一直流电压，漏极连接所述自举电容的一个极板；所述第三上拉薄膜晶体管的源极连接第二直流电压，栅极连接上一级的级传信号，漏极连接所述自举电容的另一个极板；所述第二上拉单元包括第四上拉薄膜晶体管，所述第四上拉薄膜晶体管的源极连接第二时钟信号，栅极连接所述自举电容，漏极连接第三直流电压。根据本专利技术的其中一个方面，所述第一上拉薄膜晶体管和第三上拉薄膜晶体管为N型薄膜晶体管，所述第二上拉薄膜晶体管和第四上拉薄膜晶体管为P型薄膜晶体管。根据本专利技术的其中一个方面，所述上拉控制单元包括第一控制薄膜晶体管和第二控制薄膜晶体管；其中，所述第一控制薄膜晶体管的源极连接上一级的级传信号，栅极连接第一时钟信号，漏极连接所述第二控制薄膜晶体管的源极；所述第二控制薄膜晶体管的栅极连接所述第一时钟信号，漏极连接所述下拉维持单元。根据本专利技术的其中一个方面，所述第一控制薄膜晶体管和第二控制薄膜晶体管为N型薄膜晶体管。根据本专利技术的其中一个方面，所述下拉单元包括第一下拉单元和第二下拉单元；其中，所述第一下拉单元包括第一下拉薄膜晶体管，所述第一下拉薄膜晶体管的源极连接所述第一上拉单元，栅极连接下一级的级传信号，漏极连接所述第三直流电压；所述第二下拉单元包括第二下拉薄膜晶体管和第三下拉薄膜晶体管；所述第二下拉薄膜晶体管的源极连接所述自举电容，栅极连接下一级的级传信号，漏极连接所述第三下拉薄膜晶体管的源极；所述第三下拉薄膜晶体管的栅极连接下一级的级传信号，漏极连接所述第三直流电压。根据本专利技术的其中一个方面，所述第一下拉薄膜晶体管和第三下拉薄膜晶体管为N型薄膜晶体管，所述第二下拉薄膜晶体管为P型薄膜晶体管。根据本专利技术的其中一个方面，所述下拉维持单元包括第一下拉维持单元和第二下拉维持单元；其中，所述第一下拉维持单元包括第一维持薄膜晶体管、第二维持薄膜晶体管和第三维持薄膜晶体管；所述第一维持薄膜晶体管的源极连接所述第一上拉单元，栅极连接所述第二维持薄膜晶体管的栅极，漏极连接所述第三直流电压；所述第二维持薄膜晶体管的源极连接所述第二上拉单元，漏极连接所述第三直流电压；所述第三维持薄膜晶体管的源极连接所述自举电容，漏极连接所述第三直流电压；所述第二下拉维持单元包括第五维持薄膜晶体管和第六维持薄膜晶体管；所述第五维持薄膜晶体管的源极连接所述上拉控制单元，栅极连接所述反相器，漏极连接所述第六维持薄膜晶体管的源极；所述第六维持薄膜晶体管的栅极连接所述反相器，漏极连接所述第三直流电压。根据本专利技术的其中一个方面，所述第一维持薄膜晶体管和第三维持薄膜晶体管、第五维持薄膜晶体管和第六维持薄膜晶体管为N型薄膜晶体管，所述第二维持薄膜晶体管为P型薄膜晶体管。根据本专利技术的其中一个方面，所述反相器包括第一反相器和第二反相器；其中，所述第一反相器包括第一反向薄膜晶体管、第二反向薄膜晶体管、第三反向薄膜晶体管和第四反向薄膜晶体管；所述第一反向薄膜晶体管的源极和栅极连接所述第二下拉单元，漏极连接所述第二反向薄膜晶体管的源极；所述第二反向薄膜晶体管的栅极连接所述第二下拉单元，漏极连接所述第三直流电压；所述第三反向薄膜晶体管的源极连接所述第二下拉单元，栅极连接所述第一反向薄膜晶体管的漏极，漏极连接所述第四反向薄膜晶体管的源极；所述第四反向薄膜晶体管的栅极连接所述第二反向薄膜晶体管的栅极，漏极连接所述第三直流电压；所述第二反相器包括第五反向薄膜晶体管、第六反向薄膜晶体管、第七反向薄膜晶体管和第八反向薄膜晶体管；所述第五反向薄膜晶体管的栅极和源极连接所述反馈单元，漏极连接所述第六反向薄膜晶体管的源极；所述第六反向薄膜晶体管的栅极连接所述第二上拉单元，漏极连接所述第三直流电压；所述第七反向薄膜晶体管的源极连接所述反馈单元，栅极连接所述第五反向薄膜晶体管的漏极，漏极连接所述第八反向薄膜晶体管的源极；所述第八反向薄膜晶体管的栅极连接所述第六反向薄膜晶体管的栅极，漏极连接所述第三直流电压。根据本专利技术的其中一个方面，所述第一反向薄膜晶体管、第三反向薄膜晶体管、第四反向薄膜晶体管、第五反向薄膜晶体管、第七反向薄膜晶体管和第八反向薄膜晶体管为N型薄膜晶体管；所述第二反向薄膜晶体管和第六反向薄膜晶体管为P型薄膜晶体管。根据本专利技术的其中一个方面，所述反馈单元包括反馈薄膜晶体管，所述反馈薄膜晶体管的源极连接所述第一上拉单元，漏极连接所述上拉控制单元，栅极连接本级的级传信号。根据本专利技术的其中一个方面，所述反馈薄膜晶体管为N型薄膜晶体管。根据本专利技术的其中一个方面，所述自举电容包括第一存储电容和第二存储电容；其中，所述第一存储电容的一个极板连接所述第一上拉单元，另一个极板连接所述下拉维持单元；所述第二存储电容的一个极板连接所述第二上拉单元，另一个极板连接所述第二下拉单元。本专利技术提供的驱动电路能够抬高时钟信号的电压，使得驱动电路在内部节点的电压信号保持较低电压值的同时输出用于驱动蓝相液晶的高电压，能够大幅度降低驱动电路的功耗，并且减小信号之间的串扰。附图说明图1本专利技术的一个具体实施例中的驱动电路的电路图；图2为图1中的驱动电路中的驱动信号的时序图；图3为本专利技术的一个具体实施例中的驱动电路的仿真结果示意图。具体实施方式以下各实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是用以相同标号表示。本专利技术提供了一种用于显示屏的驱动电路，如图1所示，其包括：本文档来自技高网...

【技术保护点】
1.一种用于显示屏的驱动电路，其特征在于，所述驱动电路包括：上拉单元，所述上拉单元用于将时钟信号转换为级传信号，将直流电压信号转换为输出信号；上拉控制单元，所述上拉控制单元用于控制所述上拉单元的打开时间；自举电容，所述自举电容用于抬升所述级传信号和输出信号电压；下拉单元，所述下拉单元用于将自举电容的输出电压拉低为低电位；下拉维持单元，所述下拉维持单元用于将自举电容的输出电压拉保持为低电位；反相器，所述反相器用于使所述自举电容的输出电压和下拉维持单元的输出电压电位相反；以及反馈单元，所述反馈单元用于提高下拉单元的输出电压。

【技术特征摘要】
1.一种用于显示屏的驱动电路，其特征在于，所述驱动电路包括：上拉单元，所述上拉单元用于将时钟信号转换为级传信号，将直流电压信号转换为输出信号；上拉控制单元，所述上拉控制单元用于控制所述上拉单元的打开时间；自举电容，所述自举电容用于抬升所述级传信号和输出信号电压；下拉单元，所述下拉单元用于将自举电容的输出电压拉低为低电位；下拉维持单元，所述下拉维持单元用于将自举电容的输出电压拉保持为低电位；反相器，所述反相器用于使所述自举电容的输出电压和下拉维持单元的输出电压电位相反；以及反馈单元，所述反馈单元用于提高下拉单元的输出电压。2.根据权利要求1所述的驱动电路，其特征在于，所述上拉单元包括第一上拉单元和第二上拉单元；所述第一上拉单元包括第一上拉薄膜晶体管、第二上拉薄膜晶体管和第三上拉薄膜晶体管；其中，所述第一上拉薄膜晶体管的源极连接第一直流电压，漏极连接所述下拉单元，栅极连接第二上拉薄膜晶体管的栅极和第三上拉薄膜晶体管的漏极；所述第二上拉薄膜晶体管的源极连接第一直流电压，漏极连接所述自举电容的一个极板；所述第三上拉薄膜晶体管的源极连接第二直流电压，栅极连接上一级的级传信号，漏极连接所述自举电容的另一个极板；所述第二上拉单元包括第四上拉薄膜晶体管，所述第四上拉薄膜晶体管的源极连接第二时钟信号，栅极连接所述自举电容，漏极连接第三直流电压。3.根据权利要求2所述的驱动电路，其特征在于，所述第一上拉薄膜晶体管和第三上拉薄膜晶体管为N型薄膜晶体管，所述第二上拉薄膜晶体管和第四上拉薄膜晶体管为P型薄膜晶体管。4.根据权利要求2所述的驱动电路，其特征在于，所述上拉控制单元包括第一控制薄膜晶体管和第二控制薄膜晶体管；其中，所述第一控制薄膜晶体管的源极连接上一级的级传信号，栅极连接第一时钟信号，漏极连接所述第二控制薄膜晶体管的源极；所述第二控制薄膜晶体管的栅极连接所述第一时钟信号，漏极连接所述下拉维持单元。5.根据权利要求2所述的驱动电路，其特征在于，所述第一控制薄膜晶体管和第二控制薄膜晶体管为N型薄膜晶体管。6.根据权利要求4所述的驱动电路，其特征在于，所述下拉单元包括第一下拉单元和第二下拉单元；其中，所述第一下拉单元包括第一下拉薄膜晶体管，所述第一下拉薄膜晶体管的源极连接所述第一上拉单元，栅极连接下一级的级传信号，漏极连接所述第三直流电压；所述第二下拉单元包括第二下拉薄膜晶体管和第三下拉薄膜晶体管；所述第二下拉薄膜晶体管的源极连接所述自举电容，栅极连接下一级的级传信号，漏极连接所述第三下拉薄膜晶体管的源极；所述第三下拉薄膜晶体管的栅极连接下一级的级传信号，漏极连接所述第三直流电压。7.根据权利要求6所述的驱动电路，其特征在于，所述第一下拉薄膜晶体管和第三下拉薄膜晶体管为N型薄膜晶体管，所述第二下拉薄膜晶体管为P型薄膜晶体管。8.根据权利要求6所述的驱动电路，其特征在于，所述下拉维持单元包括第一下拉维持单元和第二下拉维持单元；其中，所述第一下拉维持单元包括第一维持薄膜晶体管、第二维持薄膜晶体管和第三维持...

【专利技术属性】
技术研发人员：薛炎，韩佰祥，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44