栅极驱动单元及其控制方法、栅极驱动电路、显示装置制造方法及图纸

本公开提供了一种栅极驱动单元及其控制方法、栅极驱动电路、显示装置。栅极驱动单元包括输入电路、输出电路和下拉电路，输入电路被配置为根据下拉节点的电位，利用输入信号控制上拉节点的电位，输出电路被配置为根据上拉节点的电位，将第一时钟信号输出到驱动信号输出端，下拉电路被配置为根据上拉节点的电位，利用第二时钟信号和第一电压信号控制下拉节点的电位。本公开能够有效减小栅极驱动单元所占用的空间。

Gate Driving Unit and Its Control Method, Gate Driving Circuit and Display Device

【技术实现步骤摘要】
栅极驱动单元及其控制方法、栅极驱动电路、显示装置
本公开涉及显示
，特别涉及一种栅极驱动单元及其控制方法、栅极驱动电路、显示装置。
技术介绍
在相关技术中，栅极驱动电路(也可以称为GOA(GateDriverOnArray，阵列基板行驱动)电路)中包括多个级联的栅极驱动单元，各级栅极驱动单元的驱动信号输出端分别对应一条栅线，以实现对显示面板进行逐行扫描。
技术实现思路
专利技术人通过研究发现，在每个栅极驱动单元中，信号输入、上拉节点PU复位和上拉节点PU去噪分别由不同的晶体管实现。因此在每个栅极驱动单元中，晶体管的数量较多，导致栅极驱动单元所占用的空间较大。据此，本公开提出一种减小栅极驱动单元所占用空间的方案。根据本公开实施例的第一方面，提供一种栅极驱动单元，包括：输入电路，与下拉节点、上拉节点和信号输入端电连接，被配置为根据所述下拉节点的电位，利用输入信号控制所述上拉节点的电位；输出电路，与所述上拉节点、第一时钟信号端和驱动信号输出端电连接，被配置为根据所述上拉节点的电位，将所述第一时钟信号输出到所述驱动信号输出端；下拉电路，与所述上拉节点、所述下拉节点、第二时钟信号端、第一电压本文档来自技高网...

【技术保护点】
1.一种栅极驱动单元，包括：输入电路，与下拉节点、上拉节点和信号输入端电连接，被配置为根据所述下拉节点的电位，利用输入信号控制所述上拉节点的电位；输出电路，与所述上拉节点、第一时钟信号端和驱动信号输出端电连接，被配置为根据所述上拉节点的电位，将所述第一时钟信号输出到所述驱动信号输出端；下拉电路，与所述上拉节点、所述下拉节点、第二时钟信号端、第一电压信号端电连接，被配置为根据所述上拉节点的电位，利用第二时钟信号和第一电压信号控制所述下拉节点的电位。

【技术特征摘要】
1.一种栅极驱动单元，包括：输入电路，与下拉节点、上拉节点和信号输入端电连接，被配置为根据所述下拉节点的电位，利用输入信号控制所述上拉节点的电位；输出电路，与所述上拉节点、第一时钟信号端和驱动信号输出端电连接，被配置为根据所述上拉节点的电位，将所述第一时钟信号输出到所述驱动信号输出端；下拉电路，与所述上拉节点、所述下拉节点、第二时钟信号端、第一电压信号端电连接，被配置为根据所述上拉节点的电位，利用第二时钟信号和第一电压信号控制所述下拉节点的电位。2.根据权利要求1所述的栅极驱动单元，其中，所述输入电路包括：第一晶体管，其中所述第一晶体管的栅极与所述下拉节点电连接，所述第一晶体管的第一电极与所述信号输入端电连接，所述第一晶体管的第二电极与所述上拉节点电连接。3.根据权利要求1所述的栅极驱动单元，其中，所述下拉电路包括：第二晶体管，其中所述第二晶体管的栅极与所述第二时钟信号端电连接，所述第二晶体管的第一电极与所述第一电压信号端电连接，所述第二晶体管的第二电极与所述下拉节点电连接；第三晶体管，其中所述第三晶体管的栅极与所述上拉节点电连接，所述第三晶体管的第一电极与所述第二时钟信号端电连接，所述第三晶体管的第二电极与所述下拉节点电连接。4.根据权利要求1所述的栅极驱动单元，其中，所述输出电路包括：第四晶体管，所述第四晶体管的栅极与所述上拉节点电连接，所述第四晶体管的第一电极与所述第一时钟信号端电连接，所述第四晶体管的第二电极与所述驱动信号输出端电连接；第一电容器，所述第一电容器的第一端与所述上拉节点电连接，所述第一电容器的第二端与所述驱动信号输出端电连接。5.根据权利要求1所述的栅极驱动单元，还包括：降噪电路，与所述下拉节点、第二电压信号端和驱动信号输出端电连接，被配置为根据所述下拉节点的电位，将第二电压信号输出到所述驱动信号输出端。6.根据权利要求5所述的栅极驱动单元，所述降噪电路包括：第五晶体管，其中所述第五晶体管的栅极与所述下拉节点电连接，所述第五晶体管的第一电极与所述驱动信号输出端电连接，所述第五晶体管的第二电极与第二电压信号端电连接。7.根据权利要求1所述的栅极驱动单元，其中，所述下拉电路包括第一下拉电路和第二下拉电路，所述下拉节点包括第一下拉节点和第二下拉节点，所述信号输入端包括第一信号输入端和第二信号输入端，所述第一电压信号端包括第一子电压信号端和第二子电压信号端；所述输入电路被配置为根据所述第一下拉节点的电位，利用第一输入信号控制所述上拉节点的电位，或者根据所述第二下拉节点的电位，利用第二输入信号控制所述上拉节点的电位；所述第一下拉电路被配置为根据所述上拉节点的电位，利用第二时钟信号和第一子电压信号控制所述第一下拉节点的电位；所述第二下拉电路被配置为根据所述上拉节点的电位，利用第二时钟信号和第二子电压信号控制所述第二下拉节点的电位。8.根据权利要求7所述的栅极驱动单元，其中，所述输入电路包括：第六晶体管，其中所述第六晶体管的栅极与所述第一下拉节点电连接，所述第六晶体管的第一电极与所述第一信号输入端电连接，所述第六晶体管的第二电极与所述上拉节点电连接；第七晶...

【专利技术属性】
技术研发人员：王志冲，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11