像素驱动方法及其电路、和显示装置制造方法及图纸

本发明专利技术提供一种像素驱动方法及其电路、和显示装置，其中，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信号的极性不同；所述像素驱动方法，包括：控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。本发明专利技术提供的像素驱动方法及其电路、和显示装置，能够提高显示装置的显示效果。

Pixel Driving Method, Circuit and Display Device

【技术实现步骤摘要】
像素驱动方法及其电路、和显示装置
本专利技术涉及显示
，尤其涉及一种像素驱动方法及其装置、和显示装置。
技术介绍
随着电子信息技术的不断发展，为了使显示装置的边框变窄，占屏比越大，采用双栅结构(DualGate)来驱动子像素发光，即一根数据线驱动相邻两列子像素的方式来驱动子像素，如图1所示，这样能够通过减少数据线的数量来达到缩小边框的效果。但是DualGate中连接同一数据线的两列子像素得到的数据信号的极性相同，相邻数据线连接的子像素得到的数据信号的极性不同，而正负极性存在亮暗差异，会使得显示时出现明暗相间的竖纹。为了克服上述问题，相关技术中采用同一列子像素得到的数据信号的极性交替排布的方式，如图2所示，这样列与列之间无亮暗差异。然而，在显示灰阶画面或单色画面时，数据线连续充电的两个子像素中，一个子像素充电效果好(即显示亮度高)而另一个子像素充电效果差(即显示亮度低)，导致子像素之间显示亮度均一性差的问题，降低显示装置的显示效果。
技术实现思路
本专利技术实施例提供一种像素驱动方法及其电路、和显示装置，以解决相关技术中同一列子像素得到的数据信号的极性交替排布时子像素之间显示亮度均一本文档来自技高网...

【技术保护点】
1.一种像素驱动方法，应用于阵列基板，所述阵列基板包括交叉设置的多根数据线和多根栅线，所述多根数据线和所述多根栅线限定出子像素；其中，相邻两根数据线之间设置有两列子像素，且每根数据线与其两侧的子像素连接；每行子像素对应有分设于该行子像素两侧的两根栅线，一根栅线与该行奇数位子像素连接，另一根栅线与该行偶数位子像素连接；其特征在于，在所述阵列基板工作时，数据线向与其相连的两列子像素中位于奇数行的子像素提供的数据信号的极性相同，数据线向与其相连的两列子像素中位于偶数行的子像素提供的数据信号的极性相同，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信...

【技术特征摘要】
1.一种像素驱动方法，应用于阵列基板，所述阵列基板包括交叉设置的多根数据线和多根栅线，所述多根数据线和所述多根栅线限定出子像素；其中，相邻两根数据线之间设置有两列子像素，且每根数据线与其两侧的子像素连接；每行子像素对应有分设于该行子像素两侧的两根栅线，一根栅线与该行奇数位子像素连接，另一根栅线与该行偶数位子像素连接；其特征在于，在所述阵列基板工作时，数据线向与其相连的两列子像素中位于奇数行的子像素提供的数据信号的极性相同，数据线向与其相连的两列子像素中位于偶数行的子像素提供的数据信号的极性相同，数据线在同一列子像素中向位于奇数行的子像素所提供的数据信号的极性与向位于偶数行的子像素所提供的数据信号的极性不同；所述像素驱动方法，包括：控制数据线按预设顺序依次对与其相连的各子像素进行充电，其中，第一子像素的充电时长与第二子像素的充电时长之间的时长差小于预设时长，所述第一子像素和所述第二子像素分别为与同一数据线相连的任意两个子像素。2.根据权利要求1所述的方法，其特征在于，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则前移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则后移与所述目标子像素对应的时钟信号的下降沿，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。3.根据权利要求1所述的方法，其特征在于，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则延长所述目标子像素对应的栅线输出能力GOE时间，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则缩短所述目标子像素对应的GOE时间，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。4.根据权利要求1所述的方法，其特征在于，所述控制数据线按预设顺序依次对相连的各子像素进行充电的步骤，包括：若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性相同，则缩短数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长缩短至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长；和/或，若数据线向当前待充电目标子像素提供的数据信号的极性与向前一个完成充电的子像素提供的数据信号的极性不同，则延长数据线中用于对所述目标子像素进行充电的电平段的时长，使得所述目标子像素的充电时长延长至与所述前一个完成充电的子像素的充电时长之间的时长差小于预设时长。5.根据权利要求1所述的方法，其特征在于，第一数据线向与其相连的位于同一行的两个子像素提供的数据信号的极性不同于第二数据线向与其相连的位于该行的两个子像素提供的数据信号的极性，所述第一数据线和所述第二数据线为相邻的两根数据线。6.一种像素驱动电路，应用于阵列基板，所述阵列基板包括交...

【专利技术属性】
技术研发人员：穆文凯，杨冰清，刘屹，王世君，冯博，肖文俊，包智颖，董骥，纪昊亮，陈晓晓，许浩，赵天鑫，王洋，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11