高复合效率的VCSEL芯片及其制造方法技术

本发明专利技术涉及激光芯片技术领域，尤其涉及高复合效率的VCSEL芯片及其制造方法，VCSEL芯片包括衬底、外延层和N‑contact，外延层包括N‑DBR、量子阱、氧化层和P‑DBR，P‑DBR、氧化层、量子阱被蚀刻至N‑DBR表面形成台面，量子阱包括多对量子阱复合层，量子阱复合层包括重叠生长的AlxGaAs势垒、InGaAs势阱和AlxGaAs势垒，P‑DBR上划分为中心区域、中间区域和边缘区域，中心区域为出光孔，P‑DBR上于中心区域对应位置生长有第一SiNx层，P‑DBR上于中间区域对应位置蒸镀有P‑contact，P‑DBR上于边缘区域对应位置生长有第二SiNx层。本发明专利技术的VCSEL芯片中的量子阱中的势垒具有较高的禁带宽度，容易达到晶格匹配，使得更多的电子被集中束缚在量子阱中，增大激发概率，提高复合效率，从而达到更高效率的受激辐射。

VCSEL Chip with High Composite Efficiency and Its Manufacturing Method

【技术实现步骤摘要】
高复合效率的VCSEL芯片及其制造方法
本专利技术涉及激光芯片
，尤其涉及高复合效率的VCSEL芯片及其制造方法。
技术介绍
垂直腔面发射激光器(VerticalCavitySurfaceEmittingLaser)芯片，又称VCSEL芯片或垂直共振腔面射型激光芯片，是以砷化镓半导体材料为基础的激光发射芯片，其激光垂直于顶面射出，与一般用切开的独立芯片制程，激光由边缘射出的边射型激光有所不同。VCSEL芯片具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用与光通信、光互连、光存储等领域。一个激光谐振器是由两面分散式布拉格反射器(DBR)平行于一个芯片主动反应区表面，此反应区是由一到数个量子阱(MQW)所构成，使激光光带存在于其中。一个平面的DBR是由几层不同高低折射率的透镜所组成。每层透镜的厚度为四分之一的激光波长，并给予超过99％的反射强度。为了平衡在VCSEL中增益区域的短轴长，高反射率的透镜是必要的。在一般的VCSEL中，较高和较低的两个透镜分别镀上了p型材料和n型材料，形成一个接面二极管。在较为复杂的结构中，p型和n型区域可能会埋在透镜中，使较复杂的半导体在反应区上加工做电路的连接，并除去在DBR结构中电子能量的耗损。现有技术中的一种VCSEL芯片的剖面结构参考图如图1所示，主要包括砷化镓衬底10和位于砷化镓衬底10上依次层叠的N型DBR20(DistributedBraggReflection，分布式布拉格反射镜)、量子阱层30、限制层40、P型DBR50、砷化镓接触层60和电极结构70，其中，限制层40包括导电结构41和位于导电结构41两侧的氧化结构42，以起到汇聚电流，从而形成大电流注入量子阱层30中激发激光的目的；电极结构70包括第一电极71和第二电极72，第一电极71和第二电极72分别位于砷化镓接触层60的两端，第一电极71和第二电极72之间的区域是VCSEL芯片的出光区域。VCSEL作为一种半导体激光器，激发半导体的电子由价带跳到导带，当电子由导带跳回价带时，将能量以光能的形式释放出来。而现有技术的VCSEL芯片中的量子阱大多搭配为InGaAs/GaAs分别作为势阱和势垒，决定同一级数量的MQW复合效率的调配基本只受到GaAs势垒的影响，所以现有技术中的量子阱设计复合效率较低，受激辐射率一直不高。
技术实现思路
有鉴于此，本专利技术的目的是提供高复合效率的VCSEL芯片及其制造方法，制造得到的VCSEL芯片中的量子阱中的势垒具有较高的禁带宽度，容易达到晶格匹配，使得更多的电子被集中束缚在量子阱中，增大激发概率，提高复合效率，从而达到更高效率的受激辐射。本专利技术通过以下技术手段解决上述技术问题：本专利技术的一方面在于提供了一种高复合效率的VCSEL芯片，所述VCSEL芯片包括衬底，以及分别生长在所述衬底相对两侧的外延层和N-contact，所述外延层包括在所述衬底表面从下至上依次生长的N-DBR、量子阱、氧化层和P-DBR，所述P-DBR、氧化层、量子阱被蚀刻至N-DBR表面形成台面，所述量子阱包括重叠生长的多对量子阱复合层，所述量子阱复合层包括重叠生长的AlxGaAs势垒、InGaAs势阱和AlxGaAs势垒，所述P-DBR上从中心到外侧依次划分为中心区域、中间区域和边缘区域，所述中心区域为出光孔，所述P-DBR上于中心区域对应位置生长有第一SiNx层，所述P-DBR上于中间区域对应位置蒸镀有P-contact，所述P-DBR上于边缘区域对应位置生长有第二SiNx层。上述的AlxGaAs势垒的Al组分根据VCSEL工作电流大小进行调整：电流5mA时，Al组分0.1，电流10mA时，Al组分0.2，电流与Al组分成正比，电流每增大一倍，Al组分也需增大一倍。可选的，所述量子阱包括重叠生长的2～5对量子阱复合层。可选的，每对所述量子阱复合层的AlxGaAs势垒的厚度为10埃，InGaAs势阱的厚度为10埃。可选的，所述台面至P-contact表面覆盖有保护层，所述保护层的截面呈Z字形完全覆盖台面并部分覆盖P-contact表面。可选的，所述N-DBR包括40对层叠生长的反射单元，所述P-DBR包括30对层叠生长的反射单元，所述反射单元为AlGaAs层。可选的，所述氧化层包括未氧化段和包围所述未氧化段的氧化段，所述未氧化段由Al0.98GaAs材料生长形成。本专利技术的另一方面在于提供了上述VCSEL芯片的制造方法，包括以下步骤：外延层生长制成，先在衬底表面生长以AlGaAs为材料的N-DBR，然后在N-DBR表面生长量子阱，在量子阱上生长Al0.98GaAs层，最后在Al0.98GaAs层上生长以AlGaAs为材料的P-DBR，即在衬底上得到外延层；VCSEL芯片成型，将P-DBR表面由中心到外侧依次划分为中心区域、中间区域、边缘区域和外沿区域，在P-DBR上生长一层SiNx层，蚀刻中间区域、外沿区域位置对应的SiNx层至P-DBR表面，形成中心区域位置对应的第一SiNx层和边缘区域位置对应的第二SiNx层，随后在P-DBR表面于中间区域对应的位置蒸镀金属作为P-contact，沿着第二SiNx层的边沿蚀刻P-DBR、氧化层和量子阱至N-DBR表面形成台面后，对Al0.98GaAs层进行部分氧化，将Al0.98GaAs层分为未氧化段和氧化段，在台面上沉积生长保护层至部分覆盖P-contact表面，最后对衬底进行减薄并镀上金属作为N-contact。可选的，所述量子阱的生长制成如下：先在N-DBR上生长一层10埃厚度的AlxGaAs势垒，然后在AlxGaAs势垒上生长一层10埃厚度的InGaAs势阱，最后在InGaAs势阱上生长一层AlxGaAs势垒。可选的，所述衬底表面生长有40对以AlGaAs为材料的N-DBR，所述量子阱上生长有30对以AlGaAs为材料的P-DBR。可选的，所述保护层采用SiNx蒸镀形成。本专利技术的VCSEL芯片以N-DBR、P-DBR作为激光腔镜，量子阱作为有源区，将传统GaAs材料更改为AlxGaAs，当势垒采用AlxGaAs，相对其他半导体材料将更容易达到晶格匹配，且Al0.1GaAs禁带宽度1.55，相对GaAs禁带宽度更高，如图2所示，且随着Al组分增加，禁带宽度更高。在电子受激发时，相对更高的禁带宽度使更多的电子被束缚在量子阱中，提高了复合效率，从而达到更高效率的受激辐射。本专利技术的VCSEL芯片中的势垒采用AlxGaAs，相对GaAs，AlxGaAs禁带宽度更高，且容易达到晶格匹配。而相对更高的禁带宽度使更多的电子被集中束缚在量子阱中，大量的电子增大了激发的概率，提高了复合效率，从而达到更高效率的受激辐射。附图说明图1是现有技术的VCSEL芯片的结构示意图；图2是不同材料的势垒的禁带宽度图；图3是本专利技术的高复合效率的VCSEL芯片中的外延层结构示意图；图4-图7是本专利技术的高复合效率的VCSEL芯片的制造方法中各步骤对应的结构示意图；其中，衬底100、N-contact210、P-contact220、N-DBR310、量子阱320、AlxGaAs势垒321、InGaAs势阱322、AlxGaAs势垒323、氧化层本文档来自技高网...

【技术保护点】
1.高复合效率的VCSEL芯片，其特征在于，所述VCSEL芯片包括衬底，以及分别生长在所述衬底相对两侧的外延层和N‑contact，所述外延层包括在所述衬底表面从下至上依次生长的N‑DBR、量子阱、氧化层和P‑DBR，所述P‑DBR、氧化层、量子阱被蚀刻至N‑DBR表面形成台面，所述量子阱包括重叠生长的多对量子阱复合层，所述量子阱复合层包括重叠生长的AlxGaAs势垒、InGaAs势阱和AlxGaAs势垒，所述P‑DBR上从中心到外侧依次划分为中心区域、中间区域和边缘区域，所述中心区域为出光孔，所述P‑DBR上于中心区域对应位置生长有第一SiNx层，所述P‑DBR上于中间区域对应位置蒸镀有P‑contact，所述P‑DBR上于边缘区域对应位置生长有第二SiNx层。

【技术特征摘要】
1.高复合效率的VCSEL芯片，其特征在于，所述VCSEL芯片包括衬底，以及分别生长在所述衬底相对两侧的外延层和N-contact，所述外延层包括在所述衬底表面从下至上依次生长的N-DBR、量子阱、氧化层和P-DBR，所述P-DBR、氧化层、量子阱被蚀刻至N-DBR表面形成台面，所述量子阱包括重叠生长的多对量子阱复合层，所述量子阱复合层包括重叠生长的AlxGaAs势垒、InGaAs势阱和AlxGaAs势垒，所述P-DBR上从中心到外侧依次划分为中心区域、中间区域和边缘区域，所述中心区域为出光孔，所述P-DBR上于中心区域对应位置生长有第一SiNx层，所述P-DBR上于中间区域对应位置蒸镀有P-contact，所述P-DBR上于边缘区域对应位置生长有第二SiNx层。2.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述量子阱包括重叠生长的2～5对量子阱复合层。3.根据权利要求2所述的高复合效率的VCSEL芯片，其特征在于，每对所述量子阱复合层的AlxGaAs势垒的厚度为10埃，InGaAs势阱的厚度为10埃。4.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述台面至P-contact表面覆盖有保护层，所述保护层的截面呈Z字形完全覆盖台面并部分覆盖P-contact表面。5.根据权利要求1所述的高复合效率的VCSEL芯片，其特征在于，所述N-DBR包括40对层叠生长的反射单元，所述P-DBR包括30对层叠生长的反射单元，所述反射单元为AlGaAs层。6.根据权利要求1-5任一所述的高复合效率的VCSEL芯片，其特征在于，所述氧化层包括未氧化段和包围所述未氧化段的氧化段，所述未氧化段由Al0.98GaAs材料生长形成。7....

【专利技术属性】
技术研发人员：窦志珍，曹广亮，刘留，苏小平，
申请(专利权)人：威科赛乐微电子股份有限公司，
类型：发明
国别省市：重庆,50