一种电压调整电路结构制造技术

本实用新型专利技术提供了一种电压调整电路结构，包括:PMOS管PM0、PMOS管PM1、PMOS管PM2、PMOS管PM3，NMOS管NM0、NMOS管NM1、NMOS管NM2，二极管D1，电阻R1、电阻R2、电阻R3、电阻R4及电容C1；PMOS管PM1和PMOS管PM2为差分输入PMOS管；电阻R1、电阻R3、电阻R4及NMOS管NM2、NMOS管NM1构成负反馈回路，用来调整VDD输出电压的幅值；PMOS管PM3，电阻R2，二极管D1为负载小电流通路，NMOS管NM0为负载大电流通路；二极管D1的作用是防止电池供电时，VDD到VCC之间形成低阻通路。本实用新型专利技术在系统切换到备用电池供电时反向漏电为零。这样备用电池的寿命将大大加长，增强了系统可靠性。

A Voltage Adjustment Circuit Structure

【技术实现步骤摘要】
一种电压调整电路结构
本技术涉及电源
，尤其涉及一种电压调整电路结构。
技术介绍
M-BUS(远程抄表系统，symphonicmbus)总线是欧洲专为家用仪表数据传输而设计的总线制系统，主要特点是仅用两条无极性的传输线来同时作为供电线路和传输串行数据的传输线，而各个终端装置可并行连接在M-BUS上。其使用普通RV1.5双绞线，成本较低，布线方便，有对电压不稳的适应性强，可靠性高，传输距离可达几公里，传输速率为300～9600bps等优势。M-BUS是一个层次化的系统，由一个主设备、若干从设备和一对连接线缆组成，所有从设备并行连接在总线上，由主设备控制总线上的所有串行通信进程。如图1所示。M-BUS传输的数据位采用如下方法表示：(1)由集中器向终端传输的信号采用电压值的变化来表示，即集中器向终端发送的数据码流是一种电压脉冲序列，用+36V表示逻辑“1”，用+24V表示逻辑“0”。在稳态时，线路将保持“1”状态。(2)从设备到主设备的码流传递则通过调制从设备消耗的电流来实现。通常用1.5mA～3mA的电流值表示逻辑“1”，当传输“0”时，由终端控制可使电流值增加11～20mA。在稳态时，线路上的值为持续的“1”状态。在从机电路中需要电压转换模块，将变化的36V或24V电压转换成可用的稳定的VDD输出，给负载电路提供电流。传统电压调整电路结构，如图2所示。由运算放大器I0，PMOS管PM0，电阻R1、电阻R2和电容C0组成。传统的电压调节电路的工作原理是：PM0提供VDD所需负载的电流，电阻R1、电阻R2用来检测VDD电压的大小，运算放大器I0用来形成负反馈，其输出调节PMOS管PM0的开启程度以调节VDD输出电压的大小。由图2的电路结构可以看出，当VCC掉电为低时，VDD反向供电时电阻R1和电阻R2要一直消耗一部分电流。同时VDD经PMOS管PM0对VCC有低阻通路。这说明系统掉电需要切换到备用电池供电时，该电路结构有反向漏电的风险。
技术实现思路
本技术所要解决的技术问题是提供一种电压调整电路结构，当系统掉电需要切换到备用电池供电时，无反向漏电的风险，增强系统可靠性。为了解决上述技术问题，本技术提供了一种电压调整电路结构，包括:PMOS管PM0、PMOS管PM1、PMOS管PM2、PMOS管PM3，NMOS管NM0、NMOS管NM1、NMOS管NM2，二极管D1，电阻R1、电阻R2、电阻R3、电阻R4及电容C1；PMOS管PM0的源端和衬底端与VCC相连，PMOS管PM0的栅端与内部偏置电压的输出端VBIAS相连；PMOS管PM1的源端和衬底端与PMOS管PM2的源端、衬底端及PM0的漏端相连；PMOS管PM1的漏端与VSS相连，PMOS管PM1的栅端与内部基准电压输出VREF相连接；PMOS管PM2的漏端与NMOS管NM1的源端、NMOS管NM1管的栅端及NMOS管NM2的栅端相连，PMOS管PM2的栅端与VDD输出相连；NMOS管NM1的衬底端与VSS相连，NMOS管NM1的源端与电阻R3的一端相连，电阻R3的另一端与VSS相连；NMOS管NM2的衬底端与VSS相连，NMOS管NM2的源端与电阻R4的一端相连，电阻R4的另一端与VSS相连；NMOS管NM2的漏端与电阻R1的一端及PMOS管PM3的栅端相连接；PMOS管PM3的源端和衬底端与VCC相连；PMOS管PM3的漏端与电阻R2的一端及NMOS管NM0的栅端相连；电阻R2的另一端与二极管D1的正极端相连，二极管D1的负极端与PMOS管PM2的栅端、NMOS管NM0的衬底端和源端相连，同时与电容C1的一端相连；电容C1的另一端与电阻R4的一端和NMOS管NM2的源端相连接。可选的，备用电池通过二极管与所述VDD连接。本技术与同类技术相比具有的优点是VDD对地的等效电阻为无穷大，其工作的静态电流较小，在相同电路规模情况下，本技术电路结构特别是在双电源供电系统应用中，当VCC掉电为低时，系统切换到备用电池供电时VDD对VCC或VDD对VSS的反向漏电为零。这样备用电池的寿命将大大加长，增强了系统可靠性，可以可靠完成电压调整的功能。附图说明图1是M-BUS总线系统原理图。图2是传统电压调整电路结构示意图。图3是本技术的电压调整电路结构示意图。图4是技术电压调整电路实施例结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。本技术提出的电压调整电路结构如图3所示：由PMOS管PM0、PMOS管PM1、PMOS管PM2、PMOS管PM3，NMOS管NM0、NMOS管NM1、NMOS管NM2，二极管D1，电阻R1、电阻R2、电阻R3、电阻R4及电容C1组成。具体连接方式为：PMOS管PM0的源端和衬底端与VCC相连，PMOS管PM0的栅端与内部偏置电压的输出端VBIAS相连；PMOS管PM1的源端和衬底端与PMOS管PM2的源端、衬底端及PM0的漏端相连；PMOS管PM1的漏端与VSS相连，PMOS管PM1的栅端与内部基准电压输出VREF相连接；PMOS管PM2的漏端与NMOS管NM1的源端、NMOS管NM1管的栅端及NMOS管NM2的栅端相连，PMOS管PM2的栅端与VDD输出相连；NMOS管NM1的衬底端与VSS相连，NMOS管NM1的源端与电阻R3的一端相连，电阻R3的另一端与VSS相连；NMOS管NM2的衬底端与VSS相连，NMOS管NM2的源端与电阻R4的一端相连，电阻R4的另一端与VSS相连；NMOS管NM2的漏端与电阻R1的一端及PMOS管PM3的栅端相连接；PMOS管PM3的源端和衬底端与VCC相连；PMOS管PM3的漏端与电阻R2的一端及NMOS管NM0的栅端相连；电阻R2的另一端与二极管D1的正极端相连，二极管D1的负极端与PMOS管PM2的栅端、NMOS管NM0的衬底端和源端相连，同时与电容C1的一端相连；电容C1的另一端与电阻R4的一端和NMOS管NM2的源端相连接。VBIAS为整个电路工作提供偏置电压，PMOS管PM1和PMOS管PM2为差分输入PMOS管。电阻R1、电阻R3、电阻R4及NMOS管NM2、NMOS管NM1构成负反馈回路，用来调整VDD输出电压的幅值。PMOS管PM3，电阻R2，二极管D1为负载小电流通路，NMOS管NM0为负载大电流通路。因为相同尺寸下PMOS管的电流能力不如NMOS管的电流能力。二极管D1的作用是防止电池供电时，VDD到VCC之间形成低阻通路。电容C1的作用是相位补偿。可见，在本技术的电路结构中，输出管脚VDD对VSS的等效电阻为无穷大。主电源VCC掉电时，VDD到VCC，VDD到VSS无电流通路。VDD接的负载小时，PM3导通，NM0截止。VDD接的负载大时，PM3导通，NM0导通，负载所需的大电流由NM0提供。本技术提出的电压调整电路从VDD往里看的等效输入电阻为无穷大。正常工作时，可以可靠本文档来自技高网...

【技术保护点】
1.一种电压调整电路结构，其特征在于，包括:PMOS管PM0、PMOS管PM1、PMOS管PM2、PMOS管PM3，NMOS管NM0、NMOS管NM1、NMOS管NM2，二极管D1，电阻R1、电阻R2、电阻R3、电阻R4及电容C1；PMOS管PM0的源端和衬底端与VCC相连，PMOS管PM0的栅端与内部偏置电压的输出端VBIAS相连；PMOS管PM1的源端和衬底端与PMOS管PM2的源端、衬底端及PM0的漏端相连；PMOS管PM1的漏端与VSS相连，PMOS管PM1的栅端与内部基准电压输出VREF相连接；PMOS管PM2的漏端与NMOS管NM1的源端、NMOS管NM1管的栅端及NMOS管NM2的栅端相连，PMOS管PM2的栅端与VDD输出相连；NMOS管NM1的衬底端与VSS相连，NMOS管NM1的源端与电阻R3的一端相连，电阻R3的另一端与VSS相连；NMOS管NM2的衬底端与VSS相连，NMOS管NM2的源端与电阻R4的一端相连，电阻R4的另一端与VSS相连；NMOS管NM2的漏端与电阻R1的一端及PMOS管PM3的栅端相连接；PMOS管PM3的源端和衬底端与VCC相连；PMOS管PM3的漏端与电阻R2的一端及NMOS管NM0的栅端相连；电阻R2的另一端与二极管D1的正极端相连，二极管D1的负极端与PMOS管PM2的栅端、NMOS管NM0的衬底端和源端相连，同时与电容C1的一端相连；电容C1的另一端与电阻R4的一端和NMOS管NM2的源端相连接。...

【技术特征摘要】
1.一种电压调整电路结构，其特征在于，包括:PMOS管PM0、PMOS管PM1、PMOS管PM2、PMOS管PM3，NMOS管NM0、NMOS管NM1、NMOS管NM2，二极管D1，电阻R1、电阻R2、电阻R3、电阻R4及电容C1；PMOS管PM0的源端和衬底端与VCC相连，PMOS管PM0的栅端与内部偏置电压的输出端VBIAS相连；PMOS管PM1的源端和衬底端与PMOS管PM2的源端、衬底端及PM0的漏端相连；PMOS管PM1的漏端与VSS相连，PMOS管PM1的栅端与内部基准电压输出VREF相连接；PMOS管PM2的漏端与NMOS管NM1的源端、NMOS管NM1管的栅端及NMOS管NM2的栅端相连，PMOS管PM2的栅端与VDD输出相连；NMOS管NM1的衬底端与...

【专利技术属性】
技术研发人员：赵新毅，徐东明，
申请(专利权)人：西安深亚电子有限公司，
类型：新型
国别省市：陕西,61