用于量子位器件的具有顶部超导体层的封装衬底制造技术

用于量子位器件的具有顶部超导体层的封装衬底。一种示例性超导量子位器件封装，其包括：量子位管芯，该量子位管芯容纳超导量子位器件，该超导量子位器件包括至少一个谐振器；以及封装衬底，每个封装衬底具有第一面和相对的第二面。谐振器被布置在量子位管芯的第一面上。量子位管芯的第一面面向封装衬底的第二面并且通过第一级互连被附接到封装衬底的第二面。封装衬底的第二面包括面向谐振器的至少部分的超导体。这样的封装架构可以有利地允许降低设计复杂性和不期望的耦合，使得能够在封装的量子位管芯中包括更大数量的量子位器件，减少被用在封装衬底中的材料对谐振器性能的潜在负面影响，并且限制量子位退相干的一些源。

Packaging Substrate with Top Superconductor Layer for Quantum Bit Devices

【技术实现步骤摘要】
用于量子位器件的具有顶部超导体层的封装衬底
本公开一般地涉及量子计算的领域，以及更具体地，涉及用于与量子电路/量子位器件一起使用的封装衬底。
技术介绍
量子计算指代与使用量子力学现象来操纵数据的计算系统有关的研究的领域。这些量子力学现象（诸如叠加（其中量子变量可以同时存在于多个不同状态中）和纠缠（其中多个量子变量具有与空间或时间上它们之间的距离无关的相关状态））在经典计算的世界中不具有类似物，并且因此不能够利用经典计算器件来实现。量子计算机使用所谓的量子比特，其被称为量子位（术语“比特”和“量子位”两者通常可互换地指代它们保持的值以及指代存储该值的实际器件）。类似于经典计算机的比特，在任何给定时间，量子位可以是0或1。然而，与经典计算机的比特相比，量子位也可以同时是0和1，这是量子态的叠加——独特的量子力学现象的结果。纠缠也对量子位的独特性质做贡献，因为对量子处理器的输入数据可以在纠缠的量子位当中散开，从而也允许对该数据的操纵被散开：向一个量子位提供输入数据导致该数据被共享到第一量子位与之纠缠的其他量子位。设计和制造量子电路是非常重要（non-trivia）的任务，因为在这样的电路中的独特的量子力学现象导致了独特的考虑因素，这些考虑因素在经典的非量子电路中从不必处理，该独特的考虑因素诸如例如在保护量子位免于退相干（decoherence）时采取预防措施，使得它们可以保持在它们的信息保持状态中足够长时间以执行必要的计算并且读出结果，并且能够在低温度下操作。这就是为什么与良好建立的且透彻研究的经典计算机相比，量子计算仍处于其起步阶段，其中固态量子处理器中的量子位的最高数量当前低于100，并且其中当前的制造方法远非可以被用在大规模制造中的那些方法。随着需要量子电路的应用的增长，对具有改进性能的量子电路组装件的需要也在增长。附图说明通过以下详细描述结合附图将容易地理解实施例。为了便于本描述，相同的参考标号表示相同的结构元件。通过示例的方式而非通过限制的方式在附图的各图中图示实施例。图1提供了根据本公开的一些实施例的实现超导量子位的示例性量子电路的示意图。图2提供了根据本公开的一些实施例的实现超导量子位的量子电路的示例性物理布局的示意图。图3提供了根据本公开的一个实施例的将具有一个或多个量子位器件的管芯耦合到封装衬底的示例性量子位器件封装的示意图。图4提供了根据本公开的另一实施例的将具有一个或多个量子位器件的管芯耦合到封装衬底的示例性量子位器件封装的示意图。图5是根据本公开的各种实施例的制造量子位器件封装的示例性方法的流程图。图6A-6E图示了根据本公开的各种实施例的使用图5中示出的方法来制造量子位器件封装组装件中的各种示例性阶段。图7A和7B是根据本公开的各种实施例的可以包括本文中公开的量子位器件中的任何量子位器件的晶片和管芯的俯视图。图8是根据本公开的各种实施例的可以包括本文中公开的量子位器件封装中的任何量子位器件封装的器件组装件的横截面侧视图。图9是根据本公开的各种实施例的可以包括本文中公开的量子位器件封装中的任何量子位器件封装的示例量子计算器件的框图。具体实施方式概览如上文简要描述的，量子计算或量子信息处理指代与使用量子力学现象来操纵数据的计算系统有关的研究的领域。量子力学现象的一个示例是量子叠加的原理，其断言任何两个或更多个量子态可以被加在一起（即叠加）以产生另一个有效量子态，并且任何量子态可以被表示为两个或更多个其他不同状态的和。量子纠缠是量子力学现象的另一示例。纠缠指代以下述这样的方式来产生或相互作用的粒子的群：一个粒子的状态变得与其他粒子的状态缠绕在一起。此外，不能独立地描述每个颗粒的量子态。代之以，针对作为整体的纠缠粒子的群给出量子态。量子力学现象的又一示例有时被描述为“坍塌”，因为其声称当我们观察（测量）粒子时，我们不可避免地改变它们的性质，因为一旦被观察到，粒子就不再处于叠加或纠缠的状态中（即，通过试图确定关于粒子的任何事物，我们使它们的状态坍塌）。简而言之，叠加假定的是，给定的粒子可以同时处于两种状态中，纠缠假定的是，两个粒子可以是相关的，因为它们能够立即协调它们的状态而不管它们之间在空间和时间上的距离，并且坍塌假定的是，当人们观察粒子时，人们不可避免地改变粒子的状态以及该粒子与其他粒子的纠缠。这些独特的现象使得操纵量子计算机中的数据与操纵经典计算机（即，使用经典物理的现象的计算机）中的数据显著不同并且显著更有挑战的。此外，如上面简要描述的那样，保护量子位免于退相干也仍然是挑战。由于该原因，被用于构建量子电路的材料、结构和制造方法持续聚焦于减少伪（即，无意和不期望的）两级系统（TLS），其被认为是量子位退相干的主要源，其中，一般而言，如在量子力学中使用的，两级（也被称为“两态”）系统是可以存在于两个独立且物理上可区分的量子态的任何量子叠加中的系统。如前面图示的，用于操纵和读出量子态的能力、使量子力学现象可见且可追踪、以及用于处理和改善量子位的量子态的脆弱性的能力呈现了在经典计算机中没有发现的独特挑战。这些挑战解释了为何工业和学术界如此多的当前努力继续聚焦于寻找新的和改进的物理系统，该物理系统的功能可以接近理论上设计的量子位的所预期的功能。迄今为止已经探索的用于实现量子位的物理系统包括例如超导量子位、单俘获离子量子位、硅（Si）量子点量子位、光子极化量子位等。在上面列出的量子位的各种物理实现中，超导量子位是用于构建量子计算机的有前途的候选者。超导量子位基于约瑟夫森效应来操作，约瑟夫森效应指代超电流的宏观量子现象，即，由于零电阻而在没有施加任何电压的情况下跨被称为约瑟夫森结的器件无限长时间地流动的电流。约瑟夫森结是采用超导量子位器件从而形成量子电路元件的基础的量子电路中不可或缺的构建块，该量子电路元件可以近似理论设计的量子位的功能。超导量子位器件中的另一种类型的不可或缺的构建块是被用来将量子位耦合在一起并且读出量子位的状态的谐振器。一般而言，量子电路的谐振器是传输线，通常是微波传输线，其被有意设计成在某些条件下支持线内的谐振振荡（即，谐振），即谐振器可以被视为谐振传输线。对实现超导量子位的量子器件进行封装，即，布置量子位管芯，该量子位管芯容纳具有一个或多个超导量子位器件的量子电路，该超导量子位器件具有封装衬底，该封装衬底旨在提供机械支撑以便防止量子位管芯的物理损坏和腐蚀、并且支持量子位管芯与另外的组件（例如，电路板或外部控制电子器件）的电连接，这不是容易的任务。特别地，必须非常小心地将量子位退相干的各种源最小化，并且将各种元件之间的无意耦合最小化，该无意耦合可能影响栅保真度并且进一步影响相干性。常规地，已经使用引线接合封装来封装超导量子位器件。在引线接合封装中，量子位被放置在背离封装衬底的量子位管芯上，并且使用管芯的外围处的引线接合来完成去往量子位管芯和来自量子位管芯的电连接。虽然，有利地，这样的方法具有对量子位的最小影响，因为量子位相对远离封装衬底，但是电信号必须被路由到管芯的边缘，这导致更复杂的设计并且经常导致不期望的耦合。此外，对于更大数量的量子位，管芯周长以及因此管芯大小必须显著增长，以允许具有良好隔离的足够连接，这与针对量子计算器件的未来所设想的大规模制造是不兼容本文档来自技高网...

【技术保护点】
1.一种超导量子位器件封装，包括：具有第一面和相对的第二面的量子位管芯，其中量子位管芯包括超导量子位器件，所述超导量子位器件包括在量子位管芯的第一面处的至少一个谐振器；具有第一面和相对的第二面的封装衬底；以及第一级互连，其将在量子位管芯的第一面处的导电触点与在封装衬底的第二面处的相关联的导电触点耦合，其中封装衬底的第二面包括面向至少一个谐振器的至少一部分的超导体。

【技术特征摘要】
2018.02.20 US 15/8999181.一种超导量子位器件封装，包括：具有第一面和相对的第二面的量子位管芯，其中量子位管芯包括超导量子位器件，所述超导量子位器件包括在量子位管芯的第一面处的至少一个谐振器；具有第一面和相对的第二面的封装衬底；以及第一级互连，其将在量子位管芯的第一面处的导电触点与在封装衬底的第二面处的相关联的导电触点耦合，其中封装衬底的第二面包括面向至少一个谐振器的至少一部分的超导体。2.根据权利要求1所述的超导量子位器件封装，其中封装衬底包括：金属化堆叠，所述金属化堆叠具有在封装衬底内的不同平面中的多个金属层，相邻的平面中的每对金属层由绝缘层分离。3.根据权利要求2所述的超导量子位器件封装，进一步包括在超导体的部分与金属化堆叠的第一金属层的部分之间的焊料掩模。4.根据权利要求3所述的超导量子位器件封装，其中超导体具有10与1000纳米之间的厚度。5.根据权利要求3或4所述的超导量子位器件封装，其中所述第一金属层的所述部分被连接到地电位。6.根据权利要求2所述的超导量子位器件封装，其中超导体与金属化堆叠的第一金属层的部分接触。7.根据权利要求6所述的超导量子位器件封装，其中超导体包括基本上不被焊料润湿的一种或多种超导材料。8.根据权利要求6或7所述的超导量子位器件封装，其中超导体具有10与2000纳米之间的厚度。9.根据权利要求2-8中的任一项所述的超导量子位器件封装，其中至少一个第一级互连被耦合到金属层，所述至少一个第一级互连将超导量子位器件的传输线的信号导体耦合到在封装衬底的第二面处的相关联的导电触点，所述金属层位于最靠近于金属层的平面的平面中，所述金属层的平面最靠近于量子位管芯。10.根据权利要求2-9中的任一项所述的超导量子位器件封装，其中超导量子位器件的一条或多条传输线的至少一个接地导体经由最靠近于量子位管芯的金属化堆叠的金属层中的一条或多条金属线被连接到地电位，并且一条或多条传输线的至少一个信号导体经由金属化堆叠的金属层中的一条或多条金属线被连接到信号电位，所述金属化堆叠的金属层最靠近于与量子位线最靠近的金属层并且和与量子位线最靠近的金属层在不同的平面中。11.根据权利要求2-10中的任一项所述的超导量子位器件封装，其中封装衬底的与至少一个谐振器相对的区域包括最靠近于量子位管芯的金属化堆叠的金属层的一条或多条金属线。12.根据权利要求11所述的超导量子位器件封装，其中超导体在所述区域中的一条或多条金属线之上或在所述区域中的一条或多条金属线上。13.根据权利要求1-12中的任一项所述的超导量子位器件封装，其中在量子位管芯的第一面处的导电触点被连接到超导量子位器件的一条或多条通量偏置线。14.根据权利要求13所述的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得能够从控制逻辑向量子位管芯...

【专利技术属性】
技术研发人员：AA埃尔舍比尼，JA福尔肯，R考迪洛，JS克拉克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US