肖特基势垒二极管制造技术

本实用新型专利技术涉及半导体器件技术领域，提供一种肖特基势垒二极管，所述肖特基势垒二极管包括：半导体基板；钝化层；介质层，设置在所述钝化层上、且覆盖所述第一阳极部接触孔的底部和所述第二阳极部接触孔的底部，所述第一阳极部接触孔和所述第二阳极部接触孔贯穿所述钝化层、且伸入所述半导体基板内部；阳极，包括伸入所述半导体基板内部的第一阳极部、第二阳极部和第三阳极部，所述第三阳极部接触孔贯穿所述介质层和所述钝化层、且伸入所述半导体基板内部，所述第三阳极部接触孔位于所述第一阳极部接触孔和所述第二阳极部接触孔之间；以及第一阴极和第二阴极。本实用新型专利技术实施例的肖特基势垒二极管，可以优化器件结构，与CMOS工艺线兼容，减小反向漏电。

Schottky barrier diode

【技术实现步骤摘要】
肖特基势垒二极管
本技术涉及半导体器件
，尤其涉及一种肖特基势垒二极管。
技术介绍
肖特基势垒二极管具有开关速度快、场强高和热学特性好等优点，在功率整流器市场有很好的发展前景。传统结构的肖特基势垒二极管漏电很大，目前已有很多研究提出解决方案，例如，采用肖特基结终端等，可以减小反向漏电。但是，采用CMOS兼容工艺很难制备出低漏电的肖特基势垒二极管。因此，需要提出一种可以优化器件结构、能够与CMOS工艺线兼容、和/或能够减小反向漏电的肖特基势垒二极管。
技术实现思路
为解决上述问题，本技术提供一种肖特基势垒二极管，可以优化器件结构、能够与CMOS工艺线兼容、和/或能够减小反向漏电。具体地，本技术实施例提供的一种肖特基势垒二极管，包括：半导体基板；钝化层，设置在所述半导体基板上；介质层，设置在所述钝化层上、且延伸至第一阳极部接触孔和第二阳极部接触孔内以覆盖所述第一阳极部接触孔的底部和所述第二阳极部接触孔的底部，其中，所述第一阳极部接触孔和所述第二阳极部接触孔贯穿所述钝化层、且伸入所述半导体基板内部；阳极，设置在所述介质层上、且包括第一阳极部、第二阳极部和第三阳极部，其中，所述第一阳极部、所述第二阳极部和所述第三阳极部分别填充相互间隔设置的所述第一阳极部接触孔、所述第二阳极部接触孔和第三阳极部接触孔、且伸入所述半导体基板内部，所述第三阳极部接触孔贯穿所述介质层和所述钝化层、且伸入所述半导体基板内部，所述第三阳极部接触孔位于所述第一阳极部接触孔和所述第二阳极部接触孔之间；以及第一阴极和第二阴极，设置在所述介质层上、且填充第一阴极接触孔和第二阴极接触孔，其中，所述第一阴极和所述第二阴极位于所述阳极的相对两侧，所述第一阴极接触孔和所述第二阴极接触孔贯穿所述介质层和所述钝化层；其中，所述第一阳极部、所述第二阳极部和所述第三阳极部在所述介质层上方连接在一起。在本技术其中一个实施例中，所述半导体基板包括由下至上依次设置的硅衬底、氮化镓缓冲层和氮化铝镓势垒层。在本技术其中一个实施例中，所述第一阳极部、所述第二阳极部和所述第三阳极部伸入所述氮化铝镓势垒层但不贯穿所述氮化铝镓势垒层。在本技术其中一个实施例中，所述第一阴极和所述第二阴极由欧姆接触金属层组成，所述阳极由从下至上依次设置的阳极金属层和所述欧姆接触金属层组成，所述欧姆接触金属层包括从下至上依次设置的第一钛金属层、铝金属层、第二钛金属层和第一氮化钛层。在本技术其中一个实施例中，所述第一阳极部接触孔的底部、所述第二阳极部接触孔的底部和所述第三阳极部接触孔的底部距离所述氮化铝镓势垒层底部的距离相等。另一方面，本技术实施例提供的一种肖特基势垒二极管，包括：半导体基板，包括由下至上依次设置的半导体衬底、缓冲层和势垒层；隔离层，设置在所述半导体基板上、且延伸至第一阳极部接触孔和第二阳极部接触孔内以覆盖所述第一阳极部接触孔的底部和所述第二阳极部接触孔的底部，其中，所述第一阳极部接触孔和所述第二阳极部接触孔伸入所述势垒层；以及阳极，设置在所述隔离层上、且包括第一阳极部、第二阳极部和第三阳极部，其中，所述第一阳极部、所述第二阳极部和所述第三阳极部分别填充相互间隔设置的所述第一阳极部接触孔、所述第二阳极部接触孔和第三阳极部接触孔、且伸入所述势垒层内部，所述第三阳极部接触孔贯穿所述隔离层、且伸入所述势垒层，所述第三阳极部接触孔位于所述第一阳极部接触孔和所述第二阳极部接触孔之间；阴极，设置在所述隔离层上、且填充阴极接触孔，其中所述阴极接触孔贯穿所述隔离层；其中，所述第一阳极部、所述第二阳极部和所述第三阳极部在所述隔离层上方连接在一起。在本技术其中一个实施例中，所述阴极由欧姆接触金属层组成，所述第一阳极部、所述第二阳极部和所述第三阳极部中每一者由从下至上依次设置的阳极金属层和所述欧姆接触金属层组成，所述欧姆接触金属层包括从下至上依次设置的第一钛金属层、铝金属层、第二钛金属层和第一氮化钛层，所述阳极金属层为氮化钛层。在本技术其中一个实施例中，所述第一阳极部、所述第二阳极部和所述第三阳极部为一体成型结构。在本技术其中一个实施例中，所述阴极为第一多金属层结构，所述第一阳极部、所述第二阳极部和所述第三阳极部中每一者为第二多金属层结构，且所述第一多金属层结构的金属层堆叠数量小于所述第二多金属层结构的金属层堆叠数量。在本技术其中一个实施例中，所述第一阳极部接触孔的底部、所述第二阳极部接触孔的底部和所述第三阳极部接触孔的底部距离所述势垒层底部的距离相等。本技术实施例能够实现如下的有益效果：本技术实施例提供的肖特基势垒二极管可以优化器件结构、能够与CMOS工艺线兼容、和/或能够减小反向漏电。附图说明图1为本技术一个实施例中肖特基势垒二极管的有源区域的局部剖面结构示意图。图2A为本技术另一实施例中肖特基势垒二极管的制作方法的步骤1所得到的器件有源区域的局部剖面结构示意图。图2B为本技术另一实施例中肖特基势垒二极管的制作方法的步骤2所得到的器件有源区域的局部剖面结构示意图。图2C为本技术另一实施例中肖特基势垒二极管的制作方法的步骤3所得到的器件有源区域的局部剖面结构示意图。图2D为本技术另一实施例中肖特基势垒二极管的制作方法的步骤4所得到的器件有源区域的局部剖面结构示意图。图2E为本技术另一实施例中肖特基势垒二极管的制作方法的步骤5所得到的器件有源区域的局部剖面结构示意图。图2F为本技术另一实施例中肖特基势垒二极管的制作方法的步骤6所得到的器件有源区域的局部剖面结构示意图。图2G为本技术另一实施例中肖特基势垒二极管的制作方法的步骤7所得到的器件有源区域的局部剖面结构示意图。图2H为本技术另一实施例中肖特基势垒二极管的制作方法的步骤8所得到的器件有源区域的局部剖面结构示意图。图2I为本技术另一实施例中肖特基势垒二极管的制作方法的步骤9所得到的器件有源区域的局部剖面结构示意图。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。如图1所示，本技术的一个实施例提供的一种肖特基势垒二极管100的有源区域的局部结构剖面示意图，肖特基势垒二极管100主要包括：半导体基板110、钝化层120、介质层130、阳极140、第一阴极150a和第二阴极150b。其中，钝化层120例如设置在半导体基板110上。介质层130例如设置在钝化层120上。介质层130例如延伸至第一阳极部接触孔PH1和第二阳极部接触孔PH2内，以覆盖第一阳极部接触孔PH1的底部和第二阳极部接触孔PH2的底部。其中，第一阳极部接触孔PH1和第二阳极部接触孔PH2例如均贯穿钝化层120、且伸入半导体基板110内部。阳极140例如设置在介质层130上、且例如包括第一阳极部140a、第二阳极部140b和第三阳极部140c，其中，第一阳极部140a、第二阳极部140b和第本文档来自技高网...

【技术保护点】
1.一种肖特基势垒二极管，其特征在于，包括：半导体基板；钝化层，设置在所述半导体基板上；介质层，设置在所述钝化层上、且延伸至第一阳极部接触孔和第二阳极部接触孔内以覆盖所述第一阳极部接触孔的底部和所述第二阳极部接触孔的底部，其中，所述第一阳极部接触孔和所述第二阳极部接触孔贯穿所述钝化层、且伸入所述半导体基板内部但不贯穿所述半导体基板；阳极，设置在所述介质层上、且包括第一阳极部、第二阳极部和第三阳极部，其中，所述第一阳极部、所述第二阳极部和所述第三阳极部分别填充相互间隔设置的所述第一阳极部接触孔、所述第二阳极部接触孔和第三阳极部接触孔、且伸入所述半导体基板内部，所述第三阳极部接触孔贯穿所述介质层和所述钝化层、且伸入所述半导体基板内部但不贯穿所述半导体基板，所述第三阳极部接触孔位于所述第一阳极部接触孔和所述第二阳极部接触孔之间；以及第一阴极和第二阴极，设置在所述介质层上、且填充第一阴极接触孔和第二阴极接触孔，其中，所述第一阴极和所述第二阴极位于所述阳极的相对两侧，所述第一阴极接触孔和所述第二阴极接触孔贯穿所述介质层和所述钝化层；其中，所述第一阳极部、所述第二阳极部和所述第三阳极部在所述介质层上方连接在一起。...

【技术特征摘要】
1.一种肖特基势垒二极管，其特征在于，包括：半导体基板；钝化层，设置在所述半导体基板上；介质层，设置在所述钝化层上、且延伸至第一阳极部接触孔和第二阳极部接触孔内以覆盖所述第一阳极部接触孔的底部和所述第二阳极部接触孔的底部，其中，所述第一阳极部接触孔和所述第二阳极部接触孔贯穿所述钝化层、且伸入所述半导体基板内部但不贯穿所述半导体基板；阳极，设置在所述介质层上、且包括第一阳极部、第二阳极部和第三阳极部，其中，所述第一阳极部、所述第二阳极部和所述第三阳极部分别填充相互间隔设置的所述第一阳极部接触孔、所述第二阳极部接触孔和第三阳极部接触孔、且伸入所述半导体基板内部，所述第三阳极部接触孔贯穿所述介质层和所述钝化层、且伸入所述半导体基板内部但不贯穿所述半导体基板，所述第三阳极部接触孔位于所述第一阳极部接触孔和所述第二阳极部接触孔之间；以及第一阴极和第二阴极，设置在所述介质层上、且填充第一阴极接触孔和第二阴极接触孔，其中，所述第一阴极和所述第二阴极位于所述阳极的相对两侧，所述第一阴极接触孔和所述第二阴极接触孔贯穿所述介质层和所述钝化层；其中，所述第一阳极部、所述第二阳极部和所述第三阳极部在所述介质层上方连接在一起。2.如权利要求1所述的肖特基势垒二极管，其特征在于，所述半导体基板包括由下至上依次设置的硅衬底、氮化镓缓冲层和氮化铝镓势垒层。3.如权利要求2所述的肖特基势垒二极管，其特征在于，所述第一阳极部、所述第二阳极部和所述第三阳极部伸入所述氮化铝镓势垒层但不贯穿所述氮化铝镓势垒层。4.如权利要求1所述的肖特基势垒二极管，其特征在于，所述第一阴极和所述第二阴极由欧姆接触金属层组成，所述阳极由从下至上依次设置的阳极金属层和所述欧姆接触金属层组成，所述欧姆接触金属层包括从下至上依次设置的第一钛金属层、铝金属层、第二钛金属层和第一氮化钛层。5.如权利要求2所述的肖特基势垒二极管，其特征在于，所述第一阳极部接触孔的底部、所述第二阳极部接触孔的底部和所述第三阳极部接触孔的底部距离所述氮化铝镓势垒...

【专利技术属性】
技术研发人员：林信南，刘美华，刘岩军，
申请(专利权)人：深圳市晶相技术有限公司，
类型：新型
国别省市：广东,44