一种应用于智能电网的嵌入式系统校时系统及其方法技术方案

一种应用于智能电网的嵌入式系统校时系统，包括：全球定位系统GPS模块、数字信号处理器DSP模块、现场可编程门阵列FPGA模块、嵌入式Linux系统CPU PowerPC、系统时间存储模块、电源模块；本发明专利技术能够提供ns级高精度时间校准，实现了嵌入式系统精准校时的同时，实现DSP芯片和嵌入式系统间时间同步。

A Timing System of Embedded System Applied to Smart Grid and Its Method

【技术实现步骤摘要】
一种应用于智能电网的嵌入式系统校时系统及其方法
本专利技术属于智能电网领域，具体涉及一种应用于智能电网的嵌入式系统校时系统及其方法。
技术介绍
随着智能电网的快速发展，电力系统对变电站内各控制保护装置时间同步监测精度提出了更高的要求。作为电力系统柔性交流输电FACTS装置，其控制保护装置通常配置DSP(数字信号处理器)和FPGA(在线可编程门阵列)以及嵌入式CPU处理器。DSP和FPGA完成控制保护算法以及各装置及板卡通信和数据传输，DSP的时间系统通常使用GPSIrig-B码(简称“B码”)校时，用于维护SOE事件时间信息。嵌入式CPU运行应用软件(含协议栈)、实现以太网通信、LCD显示等功能。嵌入式CPULinux操作系统，其校时方式一般以以太网为介质，校时协议使用NTP(NetworkTimeProtocol)、IEEE1588等多种协议。SNTP校时精度为数ms到数百ms，精度较差；IEEE1588精度较高，可到ns级，但需要硬件支持，实现较为复杂。根据DL/T1100.1-2009电力系统时间同步系统第一部分技术规范要求，厂站内部时间同步监测精度不大于3ms。当嵌入式Linux系统为非实时操作系统，采用NTP等校时方法时，校时精度较差，同时由于运行Linux，时间片为1ms～10ms，执行时间同步操作时有较大时间差(数ms以上)，无法满足时间同步精度要求。鉴于以上问题，需要提出一种精准的实时时间同步方法。
技术实现思路
针对现有技术的不足，本专利技术提供了一种应用于智能电网的嵌入式系统校时系统，应用于柔性交流输电FACTS产品控保装置通信管理板，所述校时系统包括：全球定位系统GPS模块、数字信号处理器DSP模块、现场可编程门阵列FPGA模块、嵌入式Linux系统CPUPowerPC、系统时间存储模块、电源模块；所述GPS模块、所述DSP模块、所述FPGA模块、所述PowerPC通过串行通信接口依次连接；所述GPS模块和所述DSP模块通过串行通信总线相连；所述DSP模块，包括串行通信模块、以及总线控制寄存器、中断寄存器等寄存器保证DSP的正常运转，所述串行通信模块，集成多个串行通信协议的功能，可根据配置实现多个串行通信协议之一的通信模式，所述串行通信模块包含端口控制模块；所述FPGA模块，包括具有两个独立端口的双口RAM模块、FPGA和FPGA配置芯片，所述双口RAM模块用于通过两路通道实现独立的读写功能，其中一路通道用于DSP读写，另一路通道用于PowerPC读写，所述FPGA配置芯片用来存贮FPGA的信息，所述FPGA对所述双口RAM模块进行读写控制及地址译码处理；所述电源模块与各模块以及PowerPC连接，提供整个系统工作所需的电压。还提供了一种应用于智能电网的嵌入式系统校时方法，应用于上述校时系统，所述校时方法包括：步骤1，校时系统设备加电开机后，校时系统自动把DSP模块和FPGA模块的程序加载到相应的控制芯片中，使模块完成初始化；步骤2，FPGA模块对所述DSP模块对应管脚进行配置，同时将所述DSP模块的输出时钟作为本地的全局时钟；步骤3，GPS模块向所述DSP模块发送信号，串行通信模块对信号进行类型判断；步骤4，当判断所述通信信号为IRIG-B校时信号时，所述串行通信模块基于所述IRIG-B校时信号从多个串行通信协议中选择适用的串行通信协议以通过串行通信总线进行通信；步骤5，确定所述IRIG-B校时信号的串行通信模式为同步串行通信；步骤6，判断耦合到所述串行通信总线的端口控制模块的配置模式，当所述端口控制模块被配置为用于所述串行通信总线上的异步通信时，根据所述本地的全局时钟信号，将所述端口控制模块从异步串行通信模式调整为同步串行通信模式；步骤7，启用串行总线接口和选择的串行通信协议传输所述IRIG-B校时信号；步骤8，所述DSP模块接收到所述IRIG-B校时信号，从所述IRIG-B校时信号获取当前时间数据对应的电平信号，将所述电平信号转化为当前的系统时间信息T0；步骤9，所述DSP模块中断对系统时间的累加，产生中断IRQ；步骤10，所述DSP模块把所述时间信息T0写到所述FPGA模块中所述双口RAM模块的约定地址中，所述FPGA模块将所述中断IRQ通过接口传输给PowerPC；步骤11，所述PowerPC接收到所述中断IRQ后进行信息判断，当判断为校时信息中断时，记录此时系统时间信息T1；步骤12，所述PowerPC启动中断服务子程序，从所述FPGA模块的所述双口RAM模块的约定地址中读取所述T0时间信息数据，记录此时系统时间信息T2；步骤13，所述PowerPC使用系统函数校正系统时间。本专利技术的有益效果包括：首先，本专利技术克服了现有嵌入式系统自身时钟精度不够，且误差会产生累积的问题，能够提供ns级高精度时间校准，时间误差不积累；其次，本专利技术通过双口RAM设计，不仅实现了嵌入式系统精准校时，而且实现DSP芯片和嵌入式系统间时间同步，避免了Linux系统时间片分散的问题，经过严格测试，DSP芯片和PowerPC处理器两者时间最大差异121us，可以做到0.1ms级，即使嵌入式Linux系统时间片的影响，仍能满足厂站内部时间同步监测精度不大于3ms的要求；再次，本专利技术将多个单独的串行通信协议的功能组合成单个组合的接口，并可以进行动态调整，满足了不同传输模式需求；最后，本专利技术通过监控IRIG-B校时信号传输状态，当传输错误率超过阈值则自动校准，使传输速率随之调整而趋近于传输速率请求，可有效降低传输错误的产生，并且可动态调整传输速率以满足不同的传输速率需求。附图说明图1本专利技术所提出的校时系统的基本架构。图2本专利技术所提出的校时方法的基本流程。具体实施方式为了更好地理解本专利技术，下面结合附图参考实施例的描述，对本专利技术的方法进行进一步的说明。为了全面理解本专利技术，在以下详细描述中提到了众多具体细节。但是本领域技术人员应该理解，本专利技术可以无需这些具体细节而实现。在实施例中，不详细描述公知的方法、过程、组件，以免不必要地使实施例繁琐。参见图1所示，本专利技术的一种应用于智能电网的嵌入式系统校时系统，应用于柔性交流输电FACTS产品控保装置通信管理板，所述校时系统包括：全球定位系统GPS模块、数字信号处理器DSP模块、现场可编程门阵列FPGA模块、嵌入式Linux系统CPUPowerPC、系统时间存储模块、电源模块；所述GPS模块、所述DSP模块、所述FPGA模块、所述PowerPC通过串行通信接口依次连接；所述GPS模块和所述DSP模块通过串行通信总线相连；所述DSP模块，包括串行通信模块、以及总线控制寄存器、中断寄存器等寄存器保证DSP的正常运转，所述串行通信模块，集成多个串行通信协议的功能，可根据配置实现多个串行通信协议之一的通信模式，所述串行通信模块包含端口控制模块；所述FPGA模块，包括具有两个独立端口的双口RAM模块、FPGA和FPGA配置芯片，所述双口RAM模块用于通过两路通道实现独立的读写功能，其中一路通道用于DSP读写，另一路通道用于PowerPC读写，所述FPGA配置芯片用来存贮FPGA的信息，所述FPGA对所述双口RAM模块进行读写控制及地址译码处理；所述电源模块与各模块以及PowerP本文档来自技高网...

【技术保护点】
1.一种应用于智能电网的嵌入式系统校时系统，应用于柔性交流输电FACTS产品控保装置通信管理板，其特征在于，所述校时系统包括：全球定位系统GPS模块、数字信号处理器DSP模块、现场可编程门阵列FPGA模块、嵌入式Linux系统CPU PowerPC、系统时间存储模块、电源模块；所述GPS模块、所述DSP模块、所述FPGA模块、所述PowerPC通过串行通信接口依次连接；所述GPS模块和所述DSP模块通过串行通信总线相连；所述DSP模块，包括串行通信模块、以及总线控制寄存器、中断寄存器等寄存器保证DSP的正常运转，所述串行通信模块，集成多个串行通信协议的功能，可根据配置实现多个串行通信协议之一的通信模式，所述串行通信模块包含端口控制模块；所述FPGA模块，包括具有两个独立端口的双口RAM模块、FPGA和FPGA配置芯片，所述双口RAM模块用于通过两路通道实现独立的读写功能，其中一路通道用于DSP读写，另一路通道用于PowerPC读写，所述FPGA配置芯片用来存贮FPGA的信息，所述FPGA对所述双口RAM模块进行读写控制及地址译码处理；所述电源模块与各模块以及PowerPC连接，提供整个系统工作所需的电压。...

【技术特征摘要】
1.一种应用于智能电网的嵌入式系统校时系统，应用于柔性交流输电FACTS产品控保装置通信管理板，其特征在于，所述校时系统包括：全球定位系统GPS模块、数字信号处理器DSP模块、现场可编程门阵列FPGA模块、嵌入式Linux系统CPUPowerPC、系统时间存储模块、电源模块；所述GPS模块、所述DSP模块、所述FPGA模块、所述PowerPC通过串行通信接口依次连接；所述GPS模块和所述DSP模块通过串行通信总线相连；所述DSP模块，包括串行通信模块、以及总线控制寄存器、中断寄存器等寄存器保证DSP的正常运转，所述串行通信模块，集成多个串行通信协议的功能，可根据配置实现多个串行通信协议之一的通信模式，所述串行通信模块包含端口控制模块；所述FPGA模块，包括具有两个独立端口的双口RAM模块、FPGA和FPGA配置芯片，所述双口RAM模块用于通过两路通道实现独立的读写功能，其中一路通道用于DSP读写，另一路通道用于PowerPC读写，所述FPGA配置芯片用来存贮FPGA的信息，所述FPGA对所述双口RAM模块进行读写控制及地址译码处理；所述电源模块与各模块以及PowerPC连接，提供整个系统工作所需的电压。2.如权利要求1所述的系统，其中，所述校时系统还包括系统时间存储模块，用于对系统时间进行累加。3.如权利要求1所述的系统，其中，所述GPS模块包括GPS接收芯片、GPS发射芯片、卫星信号接收设备。4.一种应用于智能电网的嵌入式系统校时方法，应用于权利要求1-3之一的一种应用于智能电网的嵌入式系统校时系统，其特征在于，所述校时方法包括：步骤1，校时系统设备加电开机后，校时系统自动把DSP模块和FPGA模块的程序加载到相应的控制芯片中，使模块完成初始化；步骤2，FPGA模块对所述DSP模块对应管脚进行配置，同时将所述DSP模块的输出时钟作为本地的全局时钟；步骤3，GPS模块向所述DSP模块发送信号，串行通信模块对信号进行类型判断；步骤4，当判断所述通信信号为IRIG-B校时信号时，所述串行通信模块基于所述IRIG-B校时信号从多个串行通信协议中选择适用的串行通信协议以通过串行通信总线进行...

【专利技术属性】
技术研发人员：张佃青，杨立，王宇红，王玮，李甲飞，李芳灵，
申请(专利权)人：中电普瑞科技有限公司，南瑞集团有限公司，国家电网有限公司，
类型：发明
国别省市：北京,11