移位寄存器及其驱动方法、栅极驱动电路和显示装置制造方法及图纸

本公开的实施例提供了移位寄存器及其驱动方法、栅极驱动电路和显示装置。移位寄存器可包括补偿选择电路、存储电路、消隐输入电路以及移位寄存电路。补偿选择电路被配置为将输入信号提供给第一节点。存储电路被配置为存储并保持消隐控制信号端与第一节点之间的电压差。消隐输入电路被配置为将消隐输入信号提供给第二节点。移位寄存电路被配置为在消隐期间，提供补偿驱动信号，在显示期间，提供扫描驱动信号。

Shift Register and Its Driving Method, Gate Driving Circuit and Display Device

【技术实现步骤摘要】
【国外来华专利技术】移位寄存器及其驱动方法、栅极驱动电路和显示装置
本公开涉及显示
，具体地，涉及移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。
技术介绍
阵列基板行驱动(GateDriveronArray，简称GOA)技术将栅极驱动电路制作在阵列基板上，实现对像素逐行扫描的功能。栅极驱动电路可包括多个级联的移位寄存器。从移位寄存器的输出端输出扫描信号以驱动像素，并可同时输出级联信号以驱动下一级移位寄存器。在显示领域中，有机发光二极管(OrganicLight-EmittingDiode，简称OLED)显示装置具有可视角度广和响应速度快的特点，因此得到广泛的应用。OLED显示装置利用驱动晶体管提供的电流来驱动发光器件发光。因此，为了满足对显示面板的发光的均匀性要求，需要提高驱动晶体管的电学特性的一致性。在现有技术中，可以采用内部补偿方式或外部补偿方式来提高驱动晶体管的电学特性的一致性。
技术实现思路
本公开的实施例提供了移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。根据本公开的第一方面，提供了一种移位寄存器，其包括补偿选择电路、存储电路、消隐输入电路以及移位寄存电路。补偿选择电路耦接补偿选择控制信号端、输入端和第一节点，并被配置为根据来自补偿选择控制信号端的补偿选择控制信号，将来自输入端的输入信号提供给第一节点。存储电路被耦接消隐控制信号端和所述第一节点，并配置为存储并保持消隐控制信号端与第一节点之间的电压差。消隐输入电路耦接所述第一节点、消隐输入信号端和第二节点，并被配置为根据第一节点的电压，将来自消隐输入信号端的消隐输入信号提供给第二节点。移位寄存电路耦接第二节点、时钟信号端、输入端和输出端，并被配置为在消隐期间，根据第二节点的电压和来自时钟信号端的时钟信号，通过输出端提供补偿驱动信号，在显示期间，根据输入信号和时钟信号，通过输出端提供扫描驱动信号。在本公开的实施例中，补偿选择电路包括第一晶体管。第一晶体管的控制极耦接补偿选择控制信号端，该第一晶体管的第一极耦接输入端，该第一晶体管的第二极耦接第一节点。在本公开的实施例中，存储电路包括第一电容。第一电容的第一极耦接消隐控制信号端，该第一电容的第二电极耦接第一节点。在本公开的实施例中，消隐输入电路包括第二晶体管。第二晶体管的控制极耦接第一节点，该第二晶体管的第一极耦接消隐输入信号端，该第二晶体管的第二极耦接第二节点。在本公开的实施例中，消隐输入信号端耦接消隐控制信号端。在本公开的实施例中，移位寄存电路包括显示输入电路、输出电路、下拉电路、下拉控制电路、显示复位电路和消隐复位电路。显示输入电路耦接输入端和第二节点，并被配置为将输入信号提供给第二节点。输出电路耦接第二节点、时钟信号端和输出端，并被配置为在显示期间，根据第二节点的电压和时钟信号输出扫描驱动信号，以及在消隐期间，根据第二节点的电压和时钟信号输出补偿驱动信号。下拉电路耦接第二节点、第三节点、第一电压端和输出端，并被配置为根据第三节点的电压，控制所述第二节点和所述输出端的电压。下拉控制电路耦接第二节点和第三节点，并被配置为根据第二节点的电压，控制第三节点的电压。显示复位电路耦接显示复位信号端、第二节点和第一电压端，并被配置为基于来自显示复位信号端的显示复位信号对第二节点进行复位。消隐复位电路耦接消隐复位信号端、第二节点和第一电压端，被配置为基于来自消隐复位信号端的消隐复位信号对第二节点进行复位。在本公开的实施例中，显示输入电路包括第三晶体管。第三晶体管的控制极和第一极耦接输入端，该第三晶体管的第二极耦接第二节点。在本公开的实施例中，输出电路包括第四晶体管和第二电容。第四晶体管的控制极耦接第二节点，该第四晶体管的第一极耦接时钟信号端，该第四晶体管的第二极耦接输出端。第二电容的第一极耦接第二节点，该第二电容的第二极耦接输出端。在本公开的实施例中，下拉电路包括第五晶体管和第六晶体管。第五晶体管的控制极耦接第三节点，该第五晶体管的第一极耦接第二节点，该第五晶体管的第二极耦接第一电压端。第六晶体管的控制极耦接第三节点，该第六晶体管的第一极耦接输出端，该第六晶体管的第二极耦接第一电压端。在本公开的实施例中，下拉控制电路包括反相器。反相器的第一极耦接第二节点，该反相器的第二极耦接第三节点。在本公开的实施例中，显示复位电路包括第七晶体管。第七晶体管的控制极耦接显示复位信号端，该第七晶体管的第一极耦接第二节点，该第七晶体管的第二极耦接第一电压端。在本公开的实施例中，消隐复位电路包括第八晶体管。第八晶体管的控制极耦接消隐复位信号端，该第八晶体管的第一极耦接第二节点，该第八晶体管的第二极耦接第一电压端。根据本公开的第二方面，提供了一种栅极驱动电路。该栅极驱动电路包括多个级联的如本公开的第一方面中任一项的移位寄存器。在本公开的实施例中，第N级移位寄存器的输出端耦接第N+1级移位寄存器的输入端，其中，N为正整数。在本公开的实施例中，栅极驱动电路还包括补偿选择控制信号线、消隐控制信号线、消隐输入信号线和第一时钟信号线。补偿选择控制信号线与各个移位寄存器的补偿选择控制信号端耦接，以提供补偿选择控制信号。消隐控制信号线与各个移位寄存器的消隐控制信号端耦接，以提供消隐控制信号。消隐输入信号线与各个移位寄存器的消隐输入信号端耦接，以提供消隐输入信号。第一时钟信号线与第2N-1级移位寄存器的时钟信号端耦接，以提供时钟信号。第二时钟信号线与第2N级移位寄存器的时钟信号端耦接以提供时钟信号。其中，N为正整数。在本公开的实施例中，栅极驱动电路还包括补偿选择控制信号线、消隐控制信号线、第一时钟信号线和第二时钟信号线。补偿选择控制信号线与各个移位寄存器的补偿选择控制信号端耦接，以提供补偿选择控制信号。消隐控制信号线与各个移位寄存器的消隐控制信号端耦接，以提供消隐控制信号，并且与各个移位寄存器的消隐输入信号端耦接，以提供消隐输入信号。第一时钟信号线与第2N-1级移位寄存器的时钟信号端耦接，以提供时钟信号。第二时钟信号线与第2N级移位寄存器的时钟信号端耦接以提供时钟信号。其中，N为正整数。在本公开的实施例中，栅极驱动电路还包括消隐复位信号线。消隐复位信号线与各个移位寄存器的消隐复位信号端耦接，以提供消隐复位信号。第N+1级移位寄存器的输出端耦接第N级移位寄存器的显示复位信号端，其中，N为正整数。根据本公开的第三方面，提供了一种阵列基板。该阵列基板包括如本公开的第二方面中任一项所述的栅极驱动电路。根据本公开的第四方面，提供一种显示面板。该显示面板包括如本公开的第三方面所述的阵列基板。根据本公开的第五方面，提供了一种用于驱动如本公开的第一方面的任一项所述的移位寄存器的方法。该方法包括：在显示期间，根据补偿选择控制信号，将输入信号提供给第一节点；存储并保持消隐控制信号端与该第一节点之间的电压差；在消隐期间，根据该第一节点的电压，将消隐输入信号提供给第二节点；以及根据该第二节点的电压和时钟信号，输出补偿驱动信号。在本公开的实施例中，该方法还包括：在显示期间，将输入信号提供给第二节点；以及根据该第二节点的电压和时钟信号，输出扫描驱动信号。附图说明为了更清楚地说明本公开的技术方案，下面将对实施例的附图进行简单说明。应当知道，以下描述的本文档来自技高网...

【技术保护点】
1.一种移位寄存器，包括：补偿选择电路、存储电路、消隐输入电路以及移位寄存电路，其中，所述补偿选择电路耦接补偿选择控制信号端、输入端和第一节点，并被配置为根据来自所述补偿选择控制信号端的补偿选择控制信号，将来自所述输入端的输入信号提供给所述第一节点；所述存储电路耦接消隐控制信号端和所述第一节点，并被配置为存储并保持所述消隐控制信号端与所述第一节点之间的电压差；所述消隐输入电路耦接所述第一节点、消隐输入信号端和第二节点，并被配置为根据所述第一节点的电压，将来自所述消隐输入信号端的消隐输入信号提供给所述第二节点；以及所述移位寄存电路耦接所述第二节点、时钟信号端、所述输入端和输出端，并被配置为在消隐期间，根据所述第二节点的电压和来自所述时钟信号端的时钟信号，通过所述输出端提供补偿驱动信号，在显示期间，根据所述输入信号和所述时钟信号，通过所述输出端提供扫描驱动信号。

【技术特征摘要】
【国外来华专利技术】1.一种移位寄存器，包括：补偿选择电路、存储电路、消隐输入电路以及移位寄存电路，其中，所述补偿选择电路耦接补偿选择控制信号端、输入端和第一节点，并被配置为根据来自所述补偿选择控制信号端的补偿选择控制信号，将来自所述输入端的输入信号提供给所述第一节点；所述存储电路耦接消隐控制信号端和所述第一节点，并被配置为存储并保持所述消隐控制信号端与所述第一节点之间的电压差；所述消隐输入电路耦接所述第一节点、消隐输入信号端和第二节点，并被配置为根据所述第一节点的电压，将来自所述消隐输入信号端的消隐输入信号提供给所述第二节点；以及所述移位寄存电路耦接所述第二节点、时钟信号端、所述输入端和输出端，并被配置为在消隐期间，根据所述第二节点的电压和来自所述时钟信号端的时钟信号，通过所述输出端提供补偿驱动信号，在显示期间，根据所述输入信号和所述时钟信号，通过所述输出端提供扫描驱动信号。2.根据权利要求1所述的移位寄存器，其中，所述补偿选择电路包括第一晶体管，所述第一晶体管的控制极耦接所述补偿选择控制信号端，所述第一晶体管的第一极耦接所述输入端，所述第一晶体管的第二极耦接所述第一节点。3.根据权利要求1所述的移位寄存器，其中，所述存储电路包括第一电容，所述第一电容的第一极耦接所述消隐控制信号端，所述第一电容的第二电极耦接所述第一节点。4.根据权利要求1所述的移位寄存器，其中，所述消隐输入电路包括第二晶体管，所述第二晶体管的控制极耦接所述第一节点，所述第二晶体管的第一极耦接所述消隐输入信号端，所述第二晶体管的第二极耦接所述第二节点。5.根据权利要求1所述的移位寄存器，其中，所述消隐输入信号端耦接所述消隐控制信号端。6.根据权利要求1至5中任一项所述的移位寄存器，其中，所述移位寄存电路包括显示输入电路、输出电路、下拉电路、下拉控制电路、显示复位电路和消隐复位电路，其中，所述显示输入电路耦接所述输入端和所述第二节点，并被配置为将所述输入信号提供给所述第二节点；其中，所述输出电路耦接所述第二节点、所述时钟信号端和所述输出端，并被配置为在显示期间，根据所述第二节点的电压和所述时钟信号输出所述扫描驱动信号，以及在消隐期间，根据所述第二节点的电压和所述时钟信号输出所述补偿驱动信号；其中，所述下拉电路耦接所述第二节点、所述第三节点、第一电压端和所述输出端，并被配置为根据所述第三节点的电压，控制所述第二节点和所述输出端的电压；其中，所述下拉控制电路耦接所述第二节点和所述第三节点，并被配置为根据所述第二节点的电压，控制所述第三节点的电压；其中，所述显示复位电路耦接显示复位信号端、所述第二节点和所述第一电压端，并被配置为基于来自所述显示复位信号端的显示复位信号对所述第二节点进行复位；以及其中,所述消隐复位电路耦接所述消隐复位信号端、所述第二节点和所述第一电压端，被配置为基于来自所述消隐复位信号端的消隐复位信号对所述第二节点进行复位。7.根据权利要求6所述的移位寄存器，其中，所述显示输入电路包括第三晶体管，所述第三晶体管的控制极和第一极耦接所述输入端，所述第三晶体管的第二极耦接所述第二节点。8.根据权利要求6所述的移位寄存器，其中，所述输出电路包括第四晶体管和第二电容，其中，所述第四晶体管的控制极耦接所述第二节点，所述第四晶体管的第一极耦接所述时钟信号端，所述第四晶体管的第二极耦接所述输出端；以及其中，所述第二电容的第一极耦接所述第二节点，所述第二电容的第二极耦接所述输出端。9.根据权利要求6所述的移位寄存器，其中，所述下拉...

【专利技术属性】
技术研发人员：袁志东，李永谦，徐海侠，袁粲，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11