GOA电路制造技术

本发明专利技术提供一种GOA电路。所述GOA电路中每一级GOA单元均包括上拉控制单元、下传单元、反馈单元、第一上拉单元、第二上拉单元、自举电容单元、下拉单元及下拉控制单元，所述自举电容单元并在GOA电路能够与第二上拉单元配合产生具有非等高肩结构的第一节点的电位波形，且该非等高肩结构的右肩的电位与第一节点最高点电位一致，从而有效的减小扫描信号的下降时间，提升GOA电路的性能。

GOA Circuit

【技术实现步骤摘要】
GOA电路
本专利技术涉及显示
，尤其涉及一种GOA电路。
技术介绍
有机发光二极管(OrganicLightEmittingDisplay，OLED)显示器件由于同时具备自发光，不需背光源、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、构造及制程较简单等优异特性，被认为是下一代平面显示器的新兴应用技术。GOA(GateDriveronArray)技术即阵列基板行驱动技术，是利用薄膜晶体管(ThinFilmTransistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。GOA电路具有两项基本功能：第一是输出栅极扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当一个栅极扫描驱动信号输出完成后，通过时钟控制进行下一个栅极扫描驱动信号的输出，并依次传递下去。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。由于OLED面板的自发光特性，未来的OLED面板必定追求轻薄和形态多样化。GOA技术是在外接电路仅提供几路控制信号基础上，采用与薄膜晶体管同样制程的工艺制作出行扫描驱动电路，可以降低设备成本，提高模组良率，节约IC成本。对于大尺寸高分辨率显示面板而言，由于有效充电时间较短，在GOA的输出波形中，下降时间必须尽可能短，一旦下降时间较长，会导致像素电路中开关TFT不能及时关闭，信号的电压数据难以存储在存储电容中，导致数据错冲。常规的降低充电时间的方法是在Q点输出波形右方产生额外对称肩膀，通过缓冲薄膜晶体管(bufferTFT)将电荷释放，然而对于高解析度产品而言，下降时间仍然会较长，不能满足产品性能要求。
技术实现思路
本专利技术的目的在于提供一种GOA电路，能够有效的减小扫描信号的下降时间，提升GOA电路的性能。为实现上述目的，本专利技术提供了一种GOA电路，包括多级级联的GOA单元，每一级GOA单元均包括上拉控制单元、下传单元、反馈单元、第一上拉单元、第二上拉单元、自举电容单元、下拉单元及下拉控制单元；设n为大于1的正整数，在第n级GOA单元中：所述上拉控制单元电性连接第一节点和第二节点并接入第n-1级GOA单元的级传信号和上拉时钟信号，用于在上拉时钟信号控制下，将第n-1级GOA单元的级传信号输出至第一节点和第二节点；所述下传单元电性连接第一节点并接入输出时钟信号，用于在第一节点的控制下，利用输出时钟信号输出第n级GOA单元的级传信号；所述反馈单元电性连接第一节点、第二节点及第六节点并接入输出时钟信号和第n级GOA单元的级传信号，用于在第n级GOA单元的级传信号和第一节点的控制下，将输出时钟信号输出至第六节点和第二节点；所述第一上拉单元电性连接第一节点并接入输出时钟信号，用于在第一节点的控制下，利用输出时钟信号输出第n级GOA单元的扫描信号；所述第二上拉单元电性连接第一节点和第三节点并接入下降时钟信号，用于在第一节点的控制下，输出下降时钟信号至第三节点；所述自举电容单元电性连接第一节点、第四节点及第三节点并接入第n级GOA单元的扫描信号、输出时钟信号及下降时钟信号，用于在输出时钟信号及下降时钟信号的控制下，利用第n级GOA单元的扫描信号及第三节点的电压抬升第四节点，使得第一节点的电压随着第四节点的电压抬升而抬升；所述下拉单元电性连接第一节点和第二节点并接入第n级GOA单元的扫描信号、第n+2级GOA单元的级传信号、第一低电平及第二低电平，用于在第n+2级GOA单元的级传信号的控制下，将第一节点和第二节点至第一低电平，将第n级GOA单元的扫描信号下拉至第二低电平；所述下拉控制单元电性连接第一节点、第二节点、第五节点和第六节点并接入第n级GOA单元的级传信号、第一低电平及第二低电平，用于在第五节点的控制下将第一节点和第二节点的电位保持在第一低电平，将第n级GOA单元的级传信号的电位下拉至第一低电平，将第六节点的电位下拉至第二低电平。所述上拉控制单元包括第一薄膜晶体管及第二薄膜晶体管；所述第一薄膜晶体管的栅极接入上拉时钟信号，源极接入第n-1级GOA单元的级传信号，漏极电性连接第二节点；所述第二薄膜晶体管的栅极接入上拉时钟信号，源极电性连接第二节点，漏极电性连接第一节点。所述下传单元包括第三薄膜晶体管；所述第三薄膜晶体管的栅极电性连接第一节点，源极接入输出时钟信号，漏极输出第n级GOA单元的级传信号。所述反馈单元包括第四薄膜晶体管及第五薄膜晶体管；所述第四薄膜晶体管的栅极电性连接第一节点，源极接入输出时钟信号，漏极电性连接第六节点；所述第五薄膜晶体管的栅极接入第n级GOA单元的级传信号，源极电性连接第二节点，漏极电性连接第六节点。所述第一上拉单元包括第六薄膜晶体管；所述第六薄膜晶体管的栅极电性连接第一节点，源极接入输出时钟信号，漏极输出第n级GOA单元的扫描信号。所述第二上拉单元包括第七薄膜晶体管；所述第七薄膜晶体管的栅极电性连接第一节点，源极接入下降时钟信号，漏极电性连接第三节点。所述自举电容单元包括：电容、第八薄膜晶体管及第九薄膜晶体管；所述电容的第一端电性连接第一节点，第二端电性连接第四节点；所述第八薄膜晶体管的栅极接入输出时钟信号，源极电性连接第四节点，漏极接入第n级GOA单元的扫描信号；所述第九薄膜晶体管的栅极接入下降时钟信号，源极电性连接第四节点，漏极电性连接第三节点。所述下拉单元包括第十薄膜晶体管、第十一薄膜晶体管及第十二薄膜晶体管；所述第十薄膜晶体管的栅极接入第n+2级GOA单元的级传信号，源极接入第n级GOA单元的扫描信号，漏极接入第二低电平；所述第十一薄膜晶体管的栅极接入第n+2级GOA单元的级传信号，源极电性连接第一节点，漏极电性连接第二节点；所述第十二薄膜晶体管的栅极第n+2级GOA单元的级传信号，源极电性连接第二节点，漏极接入第一低电平。所述下拉控制单元包括第十三薄膜晶体管、第十四膜晶体管、第十五薄膜晶体管、第十六薄膜晶体管、第十七薄膜晶体管、第十八薄膜晶体管、第十九薄膜晶体管、第二十薄膜晶体管及第二十一薄膜晶体管；所述第十三薄膜晶体管的栅极电性连接第五节点，源极电性连接第二节点，漏极接入第一低电平；所述第十四薄膜晶体管的栅极电性连接第五节点，源极电性连接第一节点，漏极电性连接第二节点；所述第十五薄膜晶体管的栅极电性连接第五节点，源极接入第n级GOA单元的级传信号，漏极接入第一低电平；所述第十六薄膜晶体管的栅极电性连接第五节点，源极电性连接第六节点，漏极接入第二低电平；所述第十七薄膜晶体管的栅极电性连接第五节点，源极电性连接第六节点，漏极接入第二低电平；所述第十八薄膜晶体管的栅极和源极均接入高电平，漏极电性连接第十九薄膜晶体管的源极；所述第十九薄膜晶体管的栅极电性连接第一节点，漏极接入第一低电平；所述第二十薄膜晶体管的栅极电性连接第十九薄膜晶体管的源极，源极接入高电平，漏极电性连接第五节点；所述第二十一薄膜晶体管的栅极电性连接第一节点，源极电性连接第五节点，漏极接入第一低电平。所述第二低电平小于第一低电平。本本文档来自技高网...

【技术保护点】
1.一种GOA电路，其特征在于，包括多级级联的GOA单元，每一级GOA单元均包括上拉控制单元(100)、下传单元(200)、反馈单元(300)、第一上拉单元(400)、第二上拉单元(500)、自举电容单元(600)、下拉单元(700)及下拉控制单元(800)；设n为大于1的正整数，在第n级GOA单元中：所述上拉控制单元(100)电性连接第一节点(Q(n))和第二节点(H(n))并接入第n‑1级GOA单元的级传信号(Cout(n‑1))和上拉时钟信号(CKU)，用于在上拉时钟信号(CKU)控制下，将第n‑1级GOA单元的级传信号(Cout(n‑1))输出至第一节点(Q(n))和第二节点(H(n))；所述下传单元(200)电性连接第一节点(Q(n))并接入输出时钟信号(CKO)，用于在第一节点(Q(n))的控制下，利用输出时钟信号(CKO)输出第n级GOA单元的级传信号(Cout(n))；所述反馈单元(300)电性连接第一节点(Q(n))、第二节点(H(n))及第六节点(F(n))并接入输出时钟信号(CKO)和第n级GOA单元的级传信号(Cout(n))，用于在第n级GOA单元的级传信号(Cout(n))和第一节点(Q(n))的控制下，将输出时钟信号(CKO)输出至第六节点(F(n))和第二节点(H(n))；所述第一上拉单元(400)电性连接第一节点(Q(n))并接入输出时钟信号(CKO)，用于在第一节点(Q(n))的控制下，利用输出时钟信号(CKO)输出第n级GOA单元的扫描信号(G(n))；所述第二上拉单元(500)电性连接第一节点(Q(n))和第三节点(J(n))并接入下降时钟信号(CKD)，用于在第一节点(Q(n))的控制下，输出下降时钟信号(CKD)至第三节点(J(n))；所述自举电容单元(600)电性连接第一节点(Q(n))、第四节点(K(n))及第三节点(J(n))并接入第n级GOA单元的扫描信号(G(n))、输出时钟信号(CKO)及下降时钟信号(CKD)，用于在输出时钟信号(CKO)及下降时钟信号(CKD)的控制下，利用第n级GOA单元的扫描信号(G(n))及第三节点(J(n))的电压抬升第四节点(K(n))，使得第一节点(Q(n))的电压随着第四节点(K(n))的电压抬升而抬升；所述下拉单元(700)电性连接第一节点(Q(n))和第二节点(H(n))并接入第n级GOA单元的扫描信号(G(n))、第n+2级GOA单元的级传信号(Cout(n+2))、第一低电平(VGL1)及第二低电平(VGL2)，用于在第n+2级GOA单元的级传信号(Cout(n+2))的控制下，将第一节点(Q(n))和第二节点(H(n))至第一低电平(VGL1)，将第n级GOA单元的扫描信号(G(n))下拉至第二低电平(VGL2)；所述下拉控制单元(800)电性连接第一节点(Q(n))、第二节点(H(n))、第五节点(P(n))和第六节点(F(n))并接入第n级GOA单元的级传信号(Cout(n))、第一低电平(VGL1)及第二低电平(VGL2)，用于在第五节点(P(n))的控制下将第一节点(Q(n))和第二节点(H(n))的电位保持在第一低电平(VGL1)，将第n级GOA单元的级传信号(Cout(n))的电位下拉至第一低电平(VGL1)，将第六节点(F(n))的电位下拉至第二低电平(VGL2)。...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括多级级联的GOA单元，每一级GOA单元均包括上拉控制单元(100)、下传单元(200)、反馈单元(300)、第一上拉单元(400)、第二上拉单元(500)、自举电容单元(600)、下拉单元(700)及下拉控制单元(800)；设n为大于1的正整数，在第n级GOA单元中：所述上拉控制单元(100)电性连接第一节点(Q(n))和第二节点(H(n))并接入第n-1级GOA单元的级传信号(Cout(n-1))和上拉时钟信号(CKU)，用于在上拉时钟信号(CKU)控制下，将第n-1级GOA单元的级传信号(Cout(n-1))输出至第一节点(Q(n))和第二节点(H(n))；所述下传单元(200)电性连接第一节点(Q(n))并接入输出时钟信号(CKO)，用于在第一节点(Q(n))的控制下，利用输出时钟信号(CKO)输出第n级GOA单元的级传信号(Cout(n))；所述反馈单元(300)电性连接第一节点(Q(n))、第二节点(H(n))及第六节点(F(n))并接入输出时钟信号(CKO)和第n级GOA单元的级传信号(Cout(n))，用于在第n级GOA单元的级传信号(Cout(n))和第一节点(Q(n))的控制下，将输出时钟信号(CKO)输出至第六节点(F(n))和第二节点(H(n))；所述第一上拉单元(400)电性连接第一节点(Q(n))并接入输出时钟信号(CKO)，用于在第一节点(Q(n))的控制下，利用输出时钟信号(CKO)输出第n级GOA单元的扫描信号(G(n))；所述第二上拉单元(500)电性连接第一节点(Q(n))和第三节点(J(n))并接入下降时钟信号(CKD)，用于在第一节点(Q(n))的控制下，输出下降时钟信号(CKD)至第三节点(J(n))；所述自举电容单元(600)电性连接第一节点(Q(n))、第四节点(K(n))及第三节点(J(n))并接入第n级GOA单元的扫描信号(G(n))、输出时钟信号(CKO)及下降时钟信号(CKD)，用于在输出时钟信号(CKO)及下降时钟信号(CKD)的控制下，利用第n级GOA单元的扫描信号(G(n))及第三节点(J(n))的电压抬升第四节点(K(n))，使得第一节点(Q(n))的电压随着第四节点(K(n))的电压抬升而抬升；所述下拉单元(700)电性连接第一节点(Q(n))和第二节点(H(n))并接入第n级GOA单元的扫描信号(G(n))、第n+2级GOA单元的级传信号(Cout(n+2))、第一低电平(VGL1)及第二低电平(VGL2)，用于在第n+2级GOA单元的级传信号(Cout(n+2))的控制下，将第一节点(Q(n))和第二节点(H(n))至第一低电平(VGL1)，将第n级GOA单元的扫描信号(G(n))下拉至第二低电平(VGL2)；所述下拉控制单元(800)电性连接第一节点(Q(n))、第二节点(H(n))、第五节点(P(n))和第六节点(F(n))并接入第n级GOA单元的级传信号(Cout(n))、第一低电平(VGL1)及第二低电平(VGL2)，用于在第五节点(P(n))的控制下将第一节点(Q(n))和第二节点(H(n))的电位保持在第一低电平(VGL1)，将第n级GOA单元的级传信号(Cout(n))的电位下拉至第一低电平(VGL1)，将第六节点(F(n))的电位下拉至第二低电平(VGL2)。2.如权利要求1所述的GOA电路，其特征在于，所述上拉控制单元(100)包括第一薄膜晶体管(T1)及第二薄膜晶体管(T2)；所述第一薄膜晶体管(T1)的栅极接入上拉时钟信号(CKU)，源极接入第n-1级GOA单元的级传信号(Cout(n-1))，漏极电性连接第二节点(H(n))；所述第二薄膜晶体管(T2)的栅极接入上拉时钟信号(CKU)，源极电性连接第二节点(H(n))，漏极电性连接第一节点(Q(n))。3.如权利要求1所述的GOA电路，其特征在于，所述下传单元(200)包括第三薄膜晶体管(T3)；所述第三薄膜晶体管(T3)的栅极电性连接第一节点(Q(n))，源极接入输出时钟信号(CKO)，漏极输出第n级GOA单元的级传信号(Cout(n))。4.如权利要求1所述的GOA电路，其特征在于，所述反馈单元(3...

【专利技术属性】
技术研发人员：薛炎，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44