包括具有锯齿形排列的像素块的像素阵列的图像传感器制造技术

包括具有锯齿形排列的像素块的像素阵列的图像传感器。图像传感器包括具有将光转换为电信号的多个像素块的像素阵列。各像素块包括：第一光接收电路，包括共享第一浮置扩散区的多个单元像素；第二光接收电路，沿第二方向与第一光接收电路相邻排列，并包括共享第二浮置扩散区的多个单元像素；第一驱动电路，在第一光接收电路与第二光接收电路之间；第二驱动电路，与背离第一或第二光接收电路的与第一驱动电路相邻的一侧的另一侧相邻；第三驱动电路，与第一或第二驱动电路相邻。多个像素块包括第一像素块和沿与第二方向交叉的第一方向与第一像素块相邻的第二像素块，第一像素块的第三驱动电路比第一像素块的第一或第二光接收电路更靠近第二像素块的第一或第二光接收电路。

An image sensor comprising a pixel array with zigzag array of pixel blocks

【技术实现步骤摘要】
包括具有锯齿形排列的像素块的像素阵列的图像传感器
各种实施方式涉及一种图像传感器。
技术介绍
图像传感器是接收来自光学图像或者一个或更多个对象的光并将所接收的光转换为形成图像的电信号的装置。最近，随着计算机行业和通信行业的发展，在包括例如数字相机、摄像机、诸如个人通信系统的便携式装置、游戏机、安全相机、医疗微型相机和机器人的各种领域或应用中，对具有改进的集成度和性能的图像传感器的需求正在增加。
技术实现思路
各种实施方式提供了一种具有改进的性能的图像传感器。在实施方式中，一种图像传感器可包括像素阵列，该像素阵列包括可操作以将光转换为电信号的多个像素块。所述多个像素块中的每一个可包括：第一光接收电路，其包括共享第一浮置扩散区的多个单元像素；第二光接收电路，其在第二方向上与第一光接收电路相邻排列，并且包括共享第二浮置扩散区的多个单元像素；第一驱动电路，其被设置在第一光接收电路与第二光接收电路之间；第二驱动电路，其与所述第一光接收电路或所述第二光接收电路的另一侧相邻设置，所述另一侧与所述第一光接收电路或所述第二光接收电路的与所述第一驱动电路相邻的一侧背离；以及第三驱动电路，其与第一驱动电路或第二驱动电路相邻设置。所述多个像素块可包括第一像素块以及在与第二方向交叉的第一方向上与第一像素块相邻设置的第二像素块，并且与第一像素块的第一光接收电路或第二光接收电路相比，第一像素块的第三驱动电路被设置为更靠近第二像素块的第一光接收电路或第二光接收电路。在实施方式中，一种图像传感器可包括像素阵列，该像素阵列包括可操作以将光转换为电信号的多个像素块。所述多个像素块中的每一个包括：第一光接收电路，其包括共享第一浮置扩散区的多个单元像素；第二光接收电路，其在第二方向上与第一光接收电路相邻排列，并且包括共享第二浮置扩散区的多个单元像素；重置晶体管，其与第一光接收电路或第二光接收电路相邻设置；驱动晶体管，其被设置在第一光接收电路与第二光接收电路之间，并且在与第二方向交叉的第一方向上具有与第一光接收电路的节距(pitch)对应的沟道长度；以及选择晶体管，其串联联接到驱动晶体管。在实施方式中，一种图像传感器可包括像素阵列，该像素阵列包括可操作以将光转换为电信号的多个像素块。所述多个像素块中的每一个可包括：第一光接收电路，其包括共享第一浮置扩散区的多个单元像素；第二光接收电路，其在第二方向上与第一光接收电路相邻排列，并且包括共享第二浮置扩散区的多个单元像素；第一驱动电路，其被设置在第一光接收电路与第二光接收电路之间，并且包括重置晶体管；以及第二驱动电路，其与第一光接收电路或第二光接收电路相邻设置，并且包括串联联接的驱动晶体管和选择晶体管。第二驱动电路的一部分可具有在与第二方向交叉的第一方向上从第一光接收电路和第二光接收电路延伸的形状。附图说明图1是示出基于所公开的技术的实施方式的图像传感器的子像素阵列的示例的布局。图2是示出基于图1所示的图像传感器的子像素阵列的改型的图像传感器的子像素阵列的示例的布局。图3是示出基于所公开的技术的另一实施方式的图像传感器的子像素阵列的示例的布局。图4是示出基于图3所示的图像传感器的子像素阵列的改型的图像传感器的子像素阵列的示例的布局。图5是与基于所公开的技术的一些实施方式的图像传感器的第一子像素阵列至第四子像素阵列对应的等效电路图。图6是示出基于所公开的技术的实施方式的图像传感器的像素阵列的示例的布局。图7是示出基于所公开的技术的另一实施方式的图像传感器的像素阵列的示例的布局。图8是示意性地示出基于所公开的技术的实施方式的图像传感器的示例的框图。图9是示意性地示出包括基于所公开的技术的一些实施方式的图像传感器的电子装置的示例的图。具体实施方式可实现所公开的基于共享像素结构的图像感测技术以实现高质量、高分辨率成像，同时使图像传感器的尺寸最小化。在特定实现方式中，尽管共享像素结构可增加填充因子(即，像素的光敏面积与其总面积之比，或者光电二极管面积与总像素面积之比)，但是特定共享像素结构的操作特性可能随着包括像素晶体管的驱动电路的面积减小而劣化。在这方面，尽管共享像素结构可被设计为增加光电转换元件的光接收面积，但是由于形成像素晶体管的面积相对减小，所以诸如驱动晶体管(DX)、重置晶体管(RX)和选择晶体管(ST)的像素晶体管的性能可能下降。此外，共享像素结构的制造中的工艺偏差可能导致像素具有不均匀的特性并且易受时间噪声影响。在共享像素结构中，与共享浮置扩散区的各个单元像素相邻的结构(例如，导电线和像素晶体管)的类型和形状的差异也可能导致单元像素由于它们之间引起的交叠电容或寄生电容而具有不均匀的特性。所公开的技术提供了图像传感器技术，当适当地实现时，所述技术可用于减轻那些和其它问题中的一个或更多个，以提供具有共享像素结构以提供高质量、高分辨率图像，同时能够在有限的面积内使像素晶体管的尺寸最大化的图像传感器。在下面所描述的具体示例中，使用两个不同的方向D1和D2来说明所公开的技术的特定实现方式的技术设计和特征：第一方向D1可以是水平方向或行方向，不同的第二方向D2可以是垂直方向或列方向。尽管在所公开的技术的一些实施方式中示出了第一方向D1和第二方向D2分别是行方向和列方向，但是应该注意，所公开的技术不限于此。例如，第一方向D1可以是列方向，第二方向D2可以是行方向。图1是示出基于所公开的技术的实施方式的图像传感器的子像素阵列的示例的布局，图2是示出基于图1所示的图像传感器的子像素阵列的改型的图像传感器的子像素阵列的示例的布局。如图1和图2所示，基于所公开的技术的实施方式实现的图像传感器和图1所示的图像传感器的改型中的每一个可包括像素阵列，该像素阵列中排列有多个子像素阵列。多个子像素阵列中的每一个可包括多个像素块110-1、110-2、110-3。以下，为了说明方便起见，基于图1所示的示例实现的子像素阵列将被称为“第一子像素阵列101”，基于图2所示的示例实现的子像素阵列将被称为“第二子像素阵列102”。在第一子像素阵列101和第二子像素阵列102中的每一个中，多个像素块110-1、110-2、110-3可按照锯齿形形式排列。例如，第一子像素阵列101和第二子像素阵列102中的每一个可包括相对于彼此以交错方式设置的至少三个像素块110。这样，基于所公开的技术的一些实施方式实现的图像传感器可确保用于多个像素块110中的每一个中要形成的像素晶体管的空间，并且还可减小当像素晶体管操作时的驱动负载。例如，当从像素块110-1、110-2、110-3中的每一个输出输出信号(例如，图像信号或图像重置信号)时，驱动负载可减小。详细地讲，第一子像素阵列101和第二子像素阵列102中的每一个可包括按照锯齿形形式设置的第一像素块110-1至第三像素块110-3。第一像素块110-1至第三像素块110-3可被排列为使得第一像素块110-1在第一方向D1上与第二像素块110-2和第三像素块110-3相邻，并且第二像素块110-2和第三像素块110-3在第二方向D2上对齐。第二像素块110-2的形状可以是与第三像素块110-3的二维排列或平面形状相同的二维排列或平面排列。相对于第一像素块110-1与第二像素块110-2和第三像素块本文档来自技高网...

【技术保护点】
1.一种图像传感器，该图像传感器包括：像素阵列，该像素阵列包括能够操作以将光转换为电信号的多个像素块，所述多个像素块中的每一个包括：第一光接收电路，该第一光接收电路包括共享第一浮置扩散区的多个单元像素；第二光接收电路，该第二光接收电路在第二方向上与所述第一光接收电路相邻排列，并且包括共享第二浮置扩散区的多个单元像素；第一驱动电路，该第一驱动电路被设置在所述第一光接收电路与所述第二光接收电路之间；第二驱动电路，该第二驱动电路与所述第一光接收电路或所述第二光接收电路的另一侧相邻设置，所述另一侧与所述第一光接收电路或所述第二光接收电路的与所述第一驱动电路相邻的一侧背离；以及第三驱动电路，该第三驱动电路与所述第一驱动电路或所述第二驱动电路相邻设置，其中，所述多个像素块包括第一像素块以及在与所述第二方向交叉的第一方向上与所述第一像素块相邻设置的第二像素块，并且与所述第一像素块的所述第一光接收电路或所述第二光接收电路相比，所述第一像素块的所述第三驱动电路被设置为更靠近所述第二像素块的所述第一光接收电路或所述第二光接收电路。

【技术特征摘要】
2018.01.29 KR 10-2018-00104821.一种图像传感器，该图像传感器包括：像素阵列，该像素阵列包括能够操作以将光转换为电信号的多个像素块，所述多个像素块中的每一个包括：第一光接收电路，该第一光接收电路包括共享第一浮置扩散区的多个单元像素；第二光接收电路，该第二光接收电路在第二方向上与所述第一光接收电路相邻排列，并且包括共享第二浮置扩散区的多个单元像素；第一驱动电路，该第一驱动电路被设置在所述第一光接收电路与所述第二光接收电路之间；第二驱动电路，该第二驱动电路与所述第一光接收电路或所述第二光接收电路的另一侧相邻设置，所述另一侧与所述第一光接收电路或所述第二光接收电路的与所述第一驱动电路相邻的一侧背离；以及第三驱动电路，该第三驱动电路与所述第一驱动电路或所述第二驱动电路相邻设置，其中，所述多个像素块包括第一像素块以及在与所述第二方向交叉的第一方向上与所述第一像素块相邻设置的第二像素块，并且与所述第一像素块的所述第一光接收电路或所述第二光接收电路相比，所述第一像素块的所述第三驱动电路被设置为更靠近所述第二像素块的所述第一光接收电路或所述第二光接收电路。2.根据权利要求1所述的图像传感器，该图像传感器还包括：互联电路，该互联电路被配置为将所述第一浮置扩散区、所述第二浮置扩散区、所述第一驱动电路和所述第二驱动电路电联接。3.根据权利要求1所述的图像传感器，其中，所述第一驱动电路包括驱动晶体管，所述第二驱动电路包括重置晶体管，并且所述第三驱动电路包括串联联接到所述驱动晶体管的选择晶体管。4.根据权利要求1所述的图像传感器，其中，所述第一驱动电路包括重置晶体管，所述第二驱动电路包括驱动晶体管，并且所述第三驱动电路包括串联联接到所述驱动晶体管的选择晶体管。5.根据权利要求1所述的图像传感器，其中，所述第一驱动电路、所述第二驱动电路和所述第三驱动电路分别包括晶体管，并且其中，所述第一驱动电路的与所述第三驱动电路相邻设置的晶体管或所述第二驱动电路的与所述第三驱动电路相邻设置的晶体管在所述第一方向上具有与所述第一光接收电路的节距对应的沟道长度。6.一种图像传感器，该图像传感器包括：像素阵列，该像素阵列包括能够操作以将光转换为电信号的多个像素块，所述多个像素块中的每一个包括：第一光接收电路，该第一光接收电路包括共享第一浮置扩散区的多个单元像素；第二光接收电路，该第二光接收电路在第二方向上与所述第一光接收电路相邻排列，并且包括共享第二浮置扩散区的多个单元像素；重置晶体管，该重置晶体管与所述第一光接收电路或所述第二光接收电路相邻设置；驱动晶体管，该驱动晶体管被设置在所述第一光接收电路与所述第二光接收电路之间，并且在与所述第二方向交叉的第一方向上具有与所述第一光接收电路的节距对应的沟道长度；以及选择晶体管，该选择晶体管串联联接到所述驱动晶体管。7.根据权利要求6所述的图像传感器，该图像传感器还包括：互联电路，该互联电路被配置为将所述第一浮置扩散区、所述第二浮置扩散区、所述驱动晶体管的栅极和所述重置晶体管的源极电联接。8.根据权利要求7所述的图像传感器，其中，所述互联电路具有在所述第二方向上延伸的线形。9.根据权利要求6所述的图像传感器，其中，在所述像素阵列中，所述多个像素块按照锯齿形形式设置。10.根据权利要求6所述的图像传感器，其中，在所述第二方向中沿着同一条线排列的像素块具有相同的二维排列。11.根据权利要求6所述的图像传感器，其中，在所述第二方向上沿着奇数线排列的像素块的二维排列与在所述第二方向上沿着偶数线排列的像素块的二维排列对称。12.根据权利要求6所述的图像传感器，其中，所述重置晶体管的源极在所述第二方向上与所述第一浮置扩散区和所述第二浮置扩散区对齐。13.根据权利要求6所述的图像传感器，其中，在所述多个像素块中的每一个中，所述选择晶体管具有从所述第一光接收电路和所述第二光接收电路突出的形状。14.根据权利要求6所述的图像传感器，其中，所述多个像素块当中的第一像素块的所述选择晶体管被设置在沿所述第一方向分别与所述第一像素块的所述第一光接收电路和所述第二光接收电路相邻的光接收电路之间。15.根据权利要求6所述的图像传感器，其中，所述像素阵列包括多个子像素阵列，其中，所述多个子像素阵列中的每一个包括所述多个像素块当中的彼此相邻设置的第一像素块、第二像素块和第三像素块，其中，所述第一像素块在所述第一方向上与所述第二像素块和所述第三像素块相邻，并且所述第二像素块和所述第三像素块在所述第二方向上对齐，并且其中，所述第一像素块的所述第一光接收电路在所述第一方向上与所述第二像素块的所述第二光接收电路对齐，并且所述第一像素块的所述第二光接收电路在所述第一方向上与所述第三像素块的所述第一光接收电路对齐。16.根据权利要求15所述的图像传感器，其中，所述第一像素块的所述驱动晶体管和所述选择晶体管在所述第一方向上与所述第二像素块的所述重置晶体管或...

【专利技术属性】
技术研发人员：郭坪水，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR