一种硬件接口的调试方法技术

本发明专利技术公开一种硬件接口的调试方法，对硬件调试接口交互协议的定义，所述的交互协议是一组信号线实现的串并行异步传输协议，由主机和从机分时驱动；交互协议包含如下报文：开始周期、同步周期、控制周期、数据周期、等待周期、反馈周期、停止周期；其中，P线的高电平期间检测到N线产生下降沿的变化是开始所述协议的开始周期；同步周期用于从机时钟同步；控制周期为十六个传输周期解析本次传输的各种工作类型；数据周期为根据控制周期的相应配置，进行当次的数据传输；等待周期为数据准备周期，该周期会对硬件进行超时判定；反馈周期为数据校准周期，该周期指示本次传输是否正确完成；P线的高电平期间检测到N线产生上升沿的变化为停止周期。

A debugging method of hardware interface

【技术实现步骤摘要】
一种硬件接口的调试方法
本专利技术涉及计算机
，尤其涉及一种硬件接口的调试方法。
技术介绍
目前常见的调试接口有JTAG(JointTestActionGroup)、SW(SerialWireDebug)、C2(SiliconLabs2-Wireinterface)等调试接口。其中有ARM(AdvancedRISCMachines)使用最为广泛的JTAG(JointTestActionGroup)及SW(SerialWireDebug)接口。SiliconLabrary的C2(SiliconLabs2-Wireinterface)接口协议。其中JTAG(JointTestActionGroup)协议的是不带有握手信号，无超时判定当前指令是否完成的信息的，他是用当前指令来反馈上一排指令是否完成的信息，而且JTAG(JointTestActionGroup)端口太多，封装成本高；C2(SiliconLabs2-Wireinterface)接口协议有等待(WAIT)状态来反馈当前指令的指令是否完成，其不具有超时功能，而且传输速率有一定的限制，并且无法保证数据的准确性。另外，带有超时功能的LPC(LowPinCount)有协议规定的长超时和短超时及不限时间的超时规定，在调试接口中不适合类似该协议的设计。采用JTAG(JointTestActionGroup)或者SW(SerialWireDebug)将不能在当拍指令周期的结束知道该指令是否有效完成，采用C2(SiliconLabs2-Wireinterface)协议则不能对一些硬件上的缺陷容错，陷入无限循环等待。此外，有超时判定的接口调试协议大多采用固定的判定周期，会造成一定的资源损耗，并且目前的所有调试接口对线上的传输数据都缺乏有效性的保护。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题。为此，本专利技术公开了一种硬件接口的调试方法，对软硬件进行接口交互协议的定义，所述的交互协议由一组信号线(P线和N线)实现，信号可以由主机和从机分时驱动；所述的交互协议包含如下报文：开始(START)周期、同步周期(SYNC)、控制(CONTROL)周期、数据(DATA)周期、等待(WAIT)周期、反馈(ACK)周期、停止(STOP)周期；其中，P线的高电平期间检测到N线产生下降沿的变化是开始所述协议的开始(START)周期；N线低电平时，P线连续翻转8次是开始所述协议的同步(SYNC)周期；控制(CONTROL)周期为十六个传输周期解析本次传输的各种工作类型；数据(DATA)周期为根据控制周期的相应配置，进行当次的数据传输；等待(WAIT)周期为数据准备周期；反馈(ACK)周期为数据校准周期；P线的高电平期间检测到N线产生上升沿的变化为停止(STOP)周期。更进一步地，所述等待(WAIT)周期进一步包括：读操作时：为从机输出数据准备周期，从机在准备周期，将P线拉低，N线拉高，直到数据准备完成，可以开始发送数据释放N线，P线开始传输数据，准备周期超时，主机将发送结束信号结束本次传输，其中所述超时为超过控制周期配置传输数的8倍；写操作时：为从机存储数据操作周期，从机在准备周期，将P线拉低，N线拉高，直到数据存储完成，可以开始接受数据释放信号线，准备周期超时，主机将发送结束信号结束本次传输。更进一步地，所述反馈(ACK)周期进一步包括：读操作时：主机将接收到的数据及效验码，进行校准，并发送反馈信号给从机，其中，反馈(ACK)为0表示数据接收无误，1表示数据接收错误；写操作时：从机将接收到的数据及效验码，进行校准，并发送反馈Ack信号给从机。更进一步地，在反馈(ACK)周期中发生校验错误时，设置允许重新传输次数，并当连续校验错误次数超过预设次数后，主机发送结束信号，其中，校验方式采用CRC(CyclicRedundancyCheck)通用校验。更进一步地，所述预设预设次数设置为1。更进一步地，在开始周期(START)、停止周期(STOP)，P线的变化只能发生在N线的低电平，并且开始阶段和停止阶段的产生只取决于P0线和N线的关系。更进一步地，所述协议在进行数据串行读操作时包括：在数据准备阶段从机须将P线拉低，N线拉高，确保数据准备完成后释放信号线开始数据传输阶段，在等待周期(WAIT)主机对信号线进行监测，进行超时判定，当判定超时，主机发送STOP信号，结束本次传输；在信号线在判定周期内释放时，进入数据传输阶段，传输数据包括数据和校验码两部分，主机接受完所有数据后需进行数据校验，并发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，从机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，如检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据。更进一步地，所述协议在进行数据串行写操作时包括：主机发送完数据(数据和校验码)后，从机须将P线拉低，N线拉高，确保数据处理存储校验完成后释放信号线并发送反馈信号；在等待周期(WAIT)主机对信号线进行监测，进行超时判定；当判定超时，主机发送STOP信号，结束本次传输；在信号线在判定周期内释放时，从机发送反馈信号，校验结果正确时，反馈信号为0，并主机发送STOP信号结束本次传输；如果校验结果出错，反馈信号为1，主机接收到反馈信号后，进行第二次传输，第二次传输过程和第一次相同，但是如果检验结果还是出错，主机将发送STOP信号结束传输，并丢弃本次传输数据，以确保传输数据的有效性。更进一步地，所述超时判定为：传输数据为n字节时，等待判定周期为8n个传输周期。更进一步地，并行传输过程和串行传输一致，并行传输过程由四线同时传输，所述协议的并行传输数据方式为四线同时传输同一字节，从机得到一个字节的时间仅为2个传输周期。本专利技术与现有技术相比，取得的有益效果：1、能自主的在有效的周期内实现超时机制的判定，并自主结束超时传输；2、能通过主机发送的指令随时切换串并性传输，实现对不同传输速率的需求；3、能通过循环冗余校验以及重发机制，最大程度的保证线上数据的准确性和有效性；4、能够减少周围环境对时钟信号的干扰。5、能够替换现有的所有调试接口协议，并在利用和开发效率上有明显的提高。附图说明从以下结合附图的描述可以进一步理解本专利技术。图中的部件不一定按比例绘制，而是将重点放在示出实施例的原理上。在图中，在不同的视图中，相同的附图标记指定对应的部分。图1是本专利技术的交互协议示意图：图2是本专利技术的开始阶段(START)、停止阶段(STOP)、同步阶段(SYNC)示意图：图3是本专利技术的等待阶段(CONTROL)示意图：图4是本专利技术数据串行读的示意图；图5是本专利技术数据串行写的示意图；图6是本专利技术数据并行读的示意图；图7是本专利技术数据并行写的时序示意图。具体实施方式实施例一如图1所示的一种硬件接口的调试方法，对软硬件进行接口交互协议的定义，所述的交互协议由一组信号线(P线和N线)实现，信号可以由主机和从机分时驱动；所述的交互协议包含如下报文：开始(START)周期、同步(SYNC)周期、控制(CONTROL)周期、数据(DATA)周期、等待(WAIT)周期、反馈(ACK)周期、停止(本文档来自技高网...

【技术保护点】
1.一种硬件接口的调试方法，其特征在于，对软硬件进行接口交互协议的定义，所述的交互协议由一组信号线实现，信号可以由主机和从机分时驱动；所述的交互协议包含如下报文：开始(START)周期、同步(SYNC)周期、控制(CONTROL)周期、数据(DATA)周期、等待(WAIT)周期、反馈(ACK)周期、停止(STOP)周期；其中，P线的高电平期间检测到N线产生下降沿的变化是开始所述协议的开始(START)周期；控制(CONTROL)周期为十六个传输周期解析本次传输的各种工作类型；数据(DATA)周期为根据控制周期的相应配置，进行当次的数据传输；等待(WAIT)周期为数据准备周期；反馈(ACK)周期为数据校准周期；P线的高电平期间检测到N线产生上升沿的变化为停止(STOP)周期。

【技术特征摘要】
1.一种硬件接口的调试方法，其特征在于，对软硬件进行接口交互协议的定义，所述的交互协议由一组信号线实现，信号可以由主机和从机分时驱动；所述的交互协议包含如下报文：开始(START)周期、同步(SYNC)周期、控制(CONTROL)周期、数据(DATA)周期、等待(WAIT)周期、反馈(ACK)周期、停止(STOP)周期；其中，P线的高电平期间检测到N线产生下降沿的变化是开始所述协议的开始(START)周期；控制(CONTROL)周期为十六个传输周期解析本次传输的各种工作类型；数据(DATA)周期为根据控制周期的相应配置，进行当次的数据传输；等待(WAIT)周期为数据准备周期；反馈(ACK)周期为数据校准周期；P线的高电平期间检测到N线产生上升沿的变化为停止(STOP)周期。2.如权利要求1所述的一种硬件接口的调试方法，其特征在于，所述等待(WAIT)周期进一步包括：读操作时：为从机输出数据准备周期，从机在准备周期，将P线拉低，N线拉高，直到数据准备完成，可以开始发送数据释放N线，P线开始输出数据，准备周期超时，主机将发送结束信号结束本次传输，其中所述超时为超过控制周期配置的传输数目的8倍；写操作时：为从机存储数据操作周期，从机在准备周期，将P线拉低，N线拉高，直到数据存储完成，可以开始接受数据释放N线和P线，准备周期超时，主机将发送结束信号结束本次传输。3.如权利要求2所述的一种硬件接口的调试方法，其特征在于，所述反馈(ACK)周期进一步包括：读操作时：主机将接收到的数据及效验码，进行校准，并发送反馈信号给从机，其中，反馈(ACK)为0表示数据接收无误，1表示数据接收错误；写操作时：从机将接收到的数据及效验码，进行校准，并发送反馈Ack信号给从机。4.如权利要求3所述的一种硬件接口的调试方法，其特征在于，在反馈(ACK)周期中发生校验错误时，设置允许重新传输次数，并当连续校验错误次数超过预设次数后，主机发送结束信号，其中，校验方式采用CRC(CyclicRedundancyCheck)通用校验。5.如权利要求4所述的一种硬件接口的调试方法，其特征在于，所述预设预设次数设置为1...

【专利技术属性】
技术研发人员：马剑武，关彬，李双飞，
申请(专利权)人：湖南品腾电子科技有限公司，
类型：发明
国别省市：湖南,43