基于多环形振荡器FPGA配置电路鲁棒性检测方法技术

本发明专利技术属于集成电路安全性检测技术领域，为提出集成电路安全性检测技术方案，本发明专利技术，基于多环形振荡器FPGA配置电路鲁棒性检测方法，多环形振荡器RO单元是由两个FPGA查找表LUT基本单元分别配置成的反相器和与门组成的可控震荡逻辑结构，在运行时，环形振荡器上信号不停翻转，产生较高频率的震荡信号，通过FPGA的共用电源网络对FPGA上已配置电路产生影响。对FPGA进行多区域划分，将待测电路先配置在FPGA的某一区域，再将不同数量的RO单元配置在其它区域；对待测电路的重要信号的延时数据以及电路的输出结果进行采集，实现FPGA配置电路鲁棒性的检测。本发明专利技术主要应用于集成电路安全性检测场合。

Robustness Detection Method of Configuration Circuit Based on Multi-Ring Oscillator FPGA

【技术实现步骤摘要】
基于多环形振荡器FPGA配置电路鲁棒性检测方法
本专利技术属于集成电路安全性检测
，具体涉及一种基于多RO单元的FPGA配置电路鲁棒性检测方法。
技术介绍
随着集成电路制造工艺的快速发展，ASIC(专用集成电路)和FPGA(现场可编程门阵列)的工艺尺寸逐年降低，芯片的集成度逐年升高，相同面积芯片上的元器件数目也越来越多。ASIC往往针对特定功能或指标进行特定电路的优化设计，而FPGA通过比特流文件进行配置，不同的代码能够实现不同功能的电路，FPGA的制造工艺的成熟缩小了FPGA电路性能与ASIC电路性能的差距。同时，相对于ASIC而言，FPGA具有开发成本低、可重新配置、设计周期短以及上市时间更快的优势，被广泛应用于机器学习、人工智能、硬件加速等重要科技领域，在对科技的进步和社会经济的发展中发挥着越来越大的推动作用。在最新的云端FPGA或SOC(片上系统)芯片系统中，用户能够获得FPGA的访问权限，从而实现远程重配置FPGA，实现定制化加速器等功能的电路结构。通常，云端FPGA会划分成不同区域提供给用户使用，实现FPGA的最大化利用，但是对于已经配置在FPGA上的电路而言，后续其他用户配置的电路会通过整块FPGA共用的电源网络对它产生影响。FPGA上的电路运行时会产生许多信号，这些信号随不同的逻辑结构发生不同频率高低电平翻转，从而产生电流并导致一定程度的电压波动。由于FPGA的电源网络是一个整体，无法通过区域划分部分提供给用户，所以，在FPGA上已有配置电路时，后续配置的FPGA其他区电路运行所产生的电压波动超过一定限度时，FPGA先前已被配置电路的供电会受到极大的影响，使得电路违背建立时间规则和保持时间规则，进而影响这些区域电路中不同信号间逻辑的正确性，对FPGA上配置电路的鲁棒性产生严重威胁，因此，对FPGA上已配置电路的鲁棒性进行检测，以便对后续配置FPGA电路进行适当约束十分重要。参考文献[1]GnadDRE,OborilF,TahooriMB.Voltagedrop-basedfaultattacksonFPGAsusingvalidbitstreams[C]//InternationalConferenceonFieldProgrammableLogicandApplications.IEEE,2017:1-7.[2]KumarA,AnisM.IR-dropmanagementCADtechniquesinFPGAsforpowergridreliability[C]//InternationalSymposiumonQualityofElectronicDesign.IEEEComputerSociety,2009:746-752.[3]NassifSR,FakhouriO.Technologytrendsinpower-grid-inducednoise[C]//Ieee/acmInternationalWorkshoponSystem-LevelInterconnectPrediction.DBLP,2002:55-59.[4]ArabiK,SalehR,MengX.PowersupplynoiseinSoCs:metrics,management,andmeasurement[J].IEEEDesign&TestofComputers,2007,24(3):236-244.[5]ZickKM,SrivastavM,ZhangW,etal.Sensingnanosecond-scalevoltageattacksandnaturaltransientsinFPGAs[C]//Acm/sigdaInternationalSymposiumonFieldProgrammableGateArrays.ACM,2013:101-104。
技术实现思路
为克服现有技术的不足，本专利技术旨在提出集成电路安全性检测技术方案。为此，本专利技术采取的技术方案是，基于多环形振荡器FPGA配置电路鲁棒性检测方法，所述多环形振荡器RO单元是一种由两个FPGA查找表LUT基本单元分别配置成的反相器和与门组成的可控震荡逻辑结构，在运行时，环形振荡器上信号不停翻转，产生较高频率的震荡信号，通过FPGA的共用电源网络对FPGA上已配置电路产生影响。对FPGA进行多区域划分，将待测电路先配置在FPGA的某一区域，再将不同数量的RO单元配置在其它区域；在不同数目RO单元开启的情况下，对待测电路的重要信号的延时数据以及电路的输出结果进行采集，通过对数据和输出结果的分析，实现FPGA配置电路鲁棒性的检测。具体步骤细化如下：步骤1：对现场可编程门阵列FPGA进行区域划分：依照待测电路大小对FPGA的可配置区域进行多区域划分；步骤2：配置待测电路：将待测电路配置于FPGA的特定区域中，并监测重要信号和该电路的输出结果；步骤3：配置环形振荡器RO单元：FPGA的电源供电能力通常与其上可配置资源总量成正相关，所以根据可配置资源总量一定比例的RO单元，RO单元由多输入查找表LUT生成，所有的RO单元由同一个信号控制开启和关断；步骤4：配置FPGA电源监测模块：使用监测模块对FPGA电源产生的电压和电流进行监测，从而判断RO单元开启前后的电源的输出电流和电压变化；步骤5：开启FPGA上的RO单元：通过控制信号将RO单元激活，RO震荡，若待测电路中重要信号的值在所有时钟周期内正常翻转且该电路输出结果正常，则增加RO数量并重复步骤4，直至电路内部信号和输出结果异常；步骤6：获得特定区域内的电流限值：采集待测电路重要信号翻转异常或输出结果错误时所开启RO单元的数目，并采集开启过程中电源的电压电流波动数据；步骤7：分析FPGA各个区域内待测电路异常工作时的RO单元数目以及电源的电流电压波动值，完成对FPGA待测电路的鲁棒性检测。RO单元逻辑结构由一个反相逻辑LUT和一个与逻辑LUT组成，反相逻辑LUT的输入信号为高电平时输出信号为低电平，输入信号为低电平时输出信号为高电平，与逻辑LUT在两个输入同时为高电平时输出才为高电平，其它输入状态下输出都为低电平。该RO单元内，反相逻辑LUT的输入端和与逻辑LUT的输出端相连，反相逻辑LUT的输出端和与逻辑LUT的单个输入端相连。在与逻辑LUT的另一输入端为低电平的情况下，与逻辑LUT的输出为低电平，则反相逻辑LUT的输出端为高电平，该信号传递到与逻辑LUT的输入端不改变与逻辑LUT的输出状态，所有信号都保持在相对稳定的状态。在与逻辑LUT的另一输入端为高电平的情况下，与逻辑LUT输出为高电平，则反相逻辑LUT输出为低电平，这使得与逻辑LUT输出为低电平，反相逻辑LUT输出变为高电平，循环往复，从而使得环路的所有信号不停在高低电平间转换，实现震荡，产生电流消耗。本专利技术的特点及有益效果是：本专利技术从对FPGA配置电路的鲁棒性监测角度出发，考虑到云端FPGA被用户获取配置权限的情况下，后续配置的逻辑电路产生大电流对FPGA上已被配置电路鲁棒性产生威胁的问题，基于不同数量的多RO单元结构，通过对其进行开关，检测出各区域电路在不影响已配置电路的情况下能产生的最大电流，并综合所有区域测试产生的数据，对F本文档来自技高网...

【技术保护点】
1.一种基于多环形振荡器FPGA配置电路鲁棒性检测方法，其特征是，多环形振荡器RO单元是一种由两个FPGA查找表LUT基本单元分别配置成的反相器和与门组成的可控震荡逻辑结构，在运行时，环形振荡器上信号不停翻转，产生较高频率的震荡信号，通过FPGA的共用电源网络对FPGA上已配置电路产生影响。对FPGA进行多区域划分，将待测电路先配置在FPGA的某一区域，再将不同数量的RO单元配置在其它区域；在不同数目RO单元开启的情况下，对待测电路的重要信号的延时数据以及电路的输出结果进行采集，通过对数据和输出结果的分析，实现FPGA配置电路鲁棒性的检测。

【技术特征摘要】
1.一种基于多环形振荡器FPGA配置电路鲁棒性检测方法，其特征是，多环形振荡器RO单元是一种由两个FPGA查找表LUT基本单元分别配置成的反相器和与门组成的可控震荡逻辑结构，在运行时，环形振荡器上信号不停翻转，产生较高频率的震荡信号，通过FPGA的共用电源网络对FPGA上已配置电路产生影响。对FPGA进行多区域划分，将待测电路先配置在FPGA的某一区域，再将不同数量的RO单元配置在其它区域；在不同数目RO单元开启的情况下，对待测电路的重要信号的延时数据以及电路的输出结果进行采集，通过对数据和输出结果的分析，实现FPGA配置电路鲁棒性的检测。2.如权利要求1所述的基于多环形振荡器FPGA配置电路鲁棒性检测方法，其特征是，具体步骤细化如下：步骤1：对现场可编程门阵列FPGA进行区域划分：依照待测电路大小对FPGA的可配置区域进行多区域划分；步骤2：配置待测电路：将待测电路配置于FPGA的特定区域中，并监测重要信号和该电路的输出结果；步骤3：配置环形振荡器RO单元：FPGA的电源供电能力通常与其上可配置资源总量成正相关，所以根据可配置资源总量一定比例的RO单元，RO单元由多输入查找表LUT生成，所有的RO单元由同一个信号控制开启和关断；步骤4：配置FPGA电源监测模块：使用监测模块对FPGA电源产生的电压和电流进行监测，从而判断RO单元开启前后的电源的输出电流和电压变化；步骤5：开启FPGA上的RO单元：通过控制信号将RO单元激活，RO震荡，若...

【专利技术属性】
技术研发人员：赵毅强，曹宇文，何家骥，刘燕江，马浩诚，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12