层间介质层的刻蚀方法技术

本发明专利技术公开了一种层间介质层的刻蚀方法，包括：在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层；在层间介质层上形成图案化的光刻胶层，以光刻胶层为掩模，对层间介质层进行第一次刻蚀，在层间介质层内形成具有第一深度的第一沟槽，所述第一沟槽沿其深度方向的截面从远离浮栅多晶硅层处到所述浮栅多晶硅层处收缩；以图案化的光刻胶层为掩模，对层间介质层进行第二次刻蚀，使第一沟槽形成具有第二深度的第二沟槽，第二沟槽沿其深度方向的截面从远离浮栅多晶硅层处到靠近浮栅多晶硅层处收缩；此时，第二沟槽内部沉积有聚合物，第二沟槽底部残留有部分层间介质层；去除聚合物。本发明专利技术能够在层间介质层中形成具有预定形貌的沟槽。

Etching method of interlayer dielectric layer

【技术实现步骤摘要】
层间介质层的刻蚀方法
本专利技术涉及半导体制造
，尤其是涉及一种层间介质层的刻蚀方法。
技术介绍
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。闪存为一种非易失性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存己经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。一般而言，闪存为分栅结构或叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比叠栅闪存在擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免"过擦除"等优点，应用尤为广泛。在传统的工艺中，容易出现层间介质层中的用于形成浮栅的沟槽形貌不稳定，且在所述沟槽内形成大量的残留的刻蚀副产物，导致刻蚀中断，不能形成预定形貌的所述沟槽的问题。
技术实现思路
本专利技术的目的在于提供一种层间介质层的刻蚀方法，用以解决现有技术中，在层间介质层中无法形成具有预定形貌的沟槽的问题。为了解决上述问题，本专利技术通过以下技术方案实现：一种层间介质层的刻蚀方法，包括：提供一半导体衬底，在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层；在所述层间介质层上形成图案化的光刻胶层，所述图案化的光刻胶层形成有第一开口，以所述图案化的光刻胶层为掩模，对所述层间介质层进行第一次刻蚀，在所述层间介质层内形成具有第一深度的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；以所述图案化的光刻胶层为掩模，对所述层间介质层进行第二次刻蚀，以使所述第一沟槽形成具有第二深度的第二沟槽，所述第二沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；此时，所述第二沟槽内部沉积有聚合物，所述第二沟槽底部残留有部分所述层间介质层；以及去除所述聚合物。进一步的，还包括：以所述图案化的光刻胶层为掩模，对所述层间介质层进行第三次刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中；去除所述图案化的光刻胶层。进一步的，所述第一深度小于第二深度。进一步的，所述第一深度等于四分之三倍的第二深度。进一步的，所述第一次刻蚀为干法刻蚀，所述刻蚀气体选自Ar、CF4、CHF3和O2中的一种或多种。进一步的，所述刻蚀工艺参数包括：压力范围为：50mTorr～100mTorr，电压功率范围为500W～1kW，磁场为0G，CF4的气体流量范围为30sccm～40sccm，CHF3的气体流量范围为15sccm～30sccm，Ar气体流量范围为80sccm～100sccm，O2气体流量范围为2sccm～5sccm，以及刻蚀时间范围为60s～80s。进一步的，所述第二次刻蚀为干法刻蚀，所述刻蚀气体选自：Ar、CF4、CHF3和O2中的一种或多种。进一步的，所述第二次刻蚀工艺参数包括：压力范围为50mTorr～100mTorr，电压范围为500W～1kW，磁场为0G，CF4的气体流量范围为40sccm～50sccm，CHF3的气体流量范围为8sccm～20sccm，Ar的气体流量范围为80sccm，O2的气体流量范围为2sccm～5sccm，以及刻蚀时间范围为10s～20s。进一步的，所述第二沟槽沿其深度方向呈倒梯形。进一步的，所述第二沟槽的槽底与其侧壁之间的夹角范围在95°～100°之间。本专利技术与现有技术相比具有以下优点：本专利技术通过采用两步主刻蚀(第一次刻蚀和第二次刻蚀)工艺对所述层间介质层进行刻蚀，第一主刻蚀工艺(第一次刻蚀)用于在所述层间介质层中形成用于形成浮栅结构的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩，即所述第一沟槽底部与侧壁之间具有夹角，其夹角可以为钝角。所述第二主刻蚀工艺(第二次刻蚀)用于形成具有预定形貌的所述第二沟槽的同时，减少所述刻蚀副产物和/或聚合物产生以及沉积。去除所述刻蚀副产物和/或聚合物，为下一步的过刻蚀(第三次刻蚀)做准备。之后采用过刻蚀工艺对所述第二沟槽进行刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中。即使得经过第二主刻蚀步骤后，残留在所述第二沟槽底部的层间介质层的材料完全去除，暴露出所述浮栅浮栅多晶硅层的表面。进一步的由于通过上述刻蚀工艺所述形成的所述第二沟槽具有预定形貌，即增大了第二沟槽在后续形成浮栅结构时所填充氧化物的填充窗口，从而避免了在第二沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成后续的浮栅结构的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。附图说明图1为本专利技术一实施例的层间介质层的刻蚀方法的流程示意图；图2a-2d为本专利技术一实施例的层间介质层的刻蚀方法中的各步骤对应的器件剖面示意图。具体实施方式承如
技术介绍
所述，采用现有技术的刻蚀工艺对所述层间介质层进行刻蚀时，容易出现层间介质层中的用于形成浮栅的沟槽形貌不稳定，且在所述沟槽内形成大量的残留的刻蚀副产物，导致刻蚀中断，不能形成预定形貌的所述沟槽的问题。具体的，现有的用于形成分栅式闪存的浮栅结构的工艺步骤中，包括在层间介质层(氮化硅层)形成用于形成所述浮栅的沟槽的工艺，如下：提供一半导体衬底，在所述半导体衬底上依次形成耦合氧化层(浮栅介质层)、浮栅多晶硅层和氮化硅层。采用浮栅光罩光刻、刻蚀所述氮化硅层，刻蚀停止在部分深度的浮栅多晶硅层中，以形成环形的第一凹槽，所述第一凹槽是垂直沟槽，即，所述第一凹槽的开口处形状与其槽底的形状，所述第一凹槽的开口处面积与其槽底的面积相同。在所述第一凹槽中填充氧化物，所述氧化物通过沉积的方式填充所述第一凹槽，并对溢出所述第一凹槽的氧化物进行化学机械平坦化处理，以形成环形的第一氧化层；刻蚀位于所述第一氧化层内侧的氮化硅层和浮栅多晶硅层，以形成第二凹槽，所述第二凹槽暴露出所述耦合氧化层；刻蚀所述第二凹槽侧壁上的第一氧化层，以形成浮栅尖端，所述浮栅尖端与第一氧化层之间形成包裹环状；在所述浮栅尖端上形成第二氧化层，并在所述第二凹槽中形成擦除栅(EraseGate，EG)，以形成分栅快闪存储器。专利技术人研究发现，由于所述第一凹槽是垂直沟槽，即，所述第一凹槽的开口处形状与其槽底的形状相同，所述第一凹槽的开口处面积与其槽底的面积相同。因此，在第一凹槽中填充氧化物时，由于第一凹槽开口处的氧化物沉积速度较第一凹槽其他位置的氧化物沉积速度快，因此，在第一凹槽中很容易出现气泡状孔洞。影响后续制程，还有分栅快闪存储器的性能稳定性和制程稳定性。专利技术人还发现，为了形成更好的浮栅尖端，以提高浮栅的擦除效率，在对所述第一凹槽侧壁上的第一氧化层进行刻蚀时，在浮栅尖端下方的耦合氧化层中出现了横向凹陷的问本文档来自技高网...

【技术保护点】
1.一种层间介质层的刻蚀方法，其特征在于，包括：提供一半导体衬底，在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层；在所述层间介质层上形成图案化的光刻胶层，所述图案化的光刻胶层形成有第一开口，以所述图案化的光刻胶层为掩模，对所述层间介质层进行第一次刻蚀，在所述层间介质层内形成具有第一深度的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；以及以所述图案化的光刻胶层为掩模，对所述层间介质层进行第二次刻蚀，以使所述第一沟槽形成具有第二深度的第二沟槽，所述第二沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；此时，所述第二沟槽内部沉积有聚合物，所述第二沟槽底部残留有部分所述层间介质层；去除所述聚合物。

【技术特征摘要】
1.一种层间介质层的刻蚀方法，其特征在于，包括：提供一半导体衬底，在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层；在所述层间介质层上形成图案化的光刻胶层，所述图案化的光刻胶层形成有第一开口，以所述图案化的光刻胶层为掩模，对所述层间介质层进行第一次刻蚀，在所述层间介质层内形成具有第一深度的第一沟槽，所述第一沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；以及以所述图案化的光刻胶层为掩模，对所述层间介质层进行第二次刻蚀，以使所述第一沟槽形成具有第二深度的第二沟槽，所述第二沟槽沿其深度方向的截面从远离所述浮栅多晶硅层处到靠近所述浮栅多晶硅层处收缩；此时，所述第二沟槽内部沉积有聚合物，所述第二沟槽底部残留有部分所述层间介质层；去除所述聚合物。2.如权利要求1所述的层间介质层的刻蚀方法，其特征在于，还包括：以所述图案化的光刻胶层为掩模，对所述层间介质层进行第三次刻蚀，以使所述第二沟槽的底部形成在部分深度的所述浮栅多晶硅层中；去除所述图案化的光刻胶层。3.如权利要求1所述的层间介质层的刻蚀方法，其特征在于，所述第一深度小于第二深度。4.如权利要求3所述的层间介质层的刻蚀方法，其特征在于，所述第一深度等于四分之三倍的第二深度。5.如权利要求4所述的层间介质层的刻蚀方法，其特征在于，所述第一次刻蚀为干法刻蚀，所述刻蚀气体选自Ar、C...

【专利技术属性】
技术研发人员：戴鸿冉，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31