【技术实现步骤摘要】
一种DVI解串系统，方法，设备及存储介质
本专利技术涉及数字视频
，尤其涉及一种DVI解串系统，方法，设备及存储介质。
技术介绍
近年来随着视频技术的飞速发展，并行传输RGB信号已不能满足实际需求。在很多应用中，需要把数据串行化，利用差分信号进行传输，目前多数采用DVI协议。DVI是基于TMDS(TransitionMinimizedDifferentialSignaling，转换最小差分信号)技术来传输数字信号。TMDS运用先进的编码算法把8bit数据(R、G、B中的每路基色信号)通过最小转换编码为10bit数据(包含行场同步信息、时钟信息、数据DE、纠错等)，经过DC平衡后，采用差分信号传输数据，它和LVDS、TTL相比有较好的电磁兼容性能，可以用低成本的专用电缆实现长距离、高质量的数字信号传输。这里，DVI是一种国际开放的接口标准，在PC、DVD、高清晰电视、高清晰投影仪等设备上有广泛的应用。DVI协议正是这样一种协议，利用差分信号的抗干扰特性，进行高速视频的传输。而当对这样的差分串行的DVI视频信号进行图像处理时，通常需要对差分信号进行解串，否则无法...
【技术保护点】
1.一种DVI解串系统，其特征在于，包括：时钟差分转单端单元，信号差分转单端单元，可调延时单元，PLL单元以及DDR单元；时钟差分转单端单元通过PLL单元与DDR单元连接；时钟差分转单端单元用于接收时钟信号，将接收的时钟信号进行转换成单端时钟信号，传送给PLL单元；PLL单元对单端时钟信号进行倍频处理，得到倍频时钟信号，传送给DDR单元；信号差分转单端单元通过可调延时单元与DDR单元连接；信号差分转单端单元用于接收差分信号，将差分信号转为单端信号，传送给可调延时单元；可调延时单元用于调整时钟信号与数据信号间的相位关系，保证时钟位于数据的正中位置，再将调整后的数据信号传送至D...
【技术特征摘要】
1.一种DVI解串系统，其特征在于，包括：时钟差分转单端单元，信号差分转单端单元，可调延时单元，PLL单元以及DDR单元；时钟差分转单端单元通过PLL单元与DDR单元连接；时钟差分转单端单元用于接收时钟信号，将接收的时钟信号进行转换成单端时钟信号，传送给PLL单元；PLL单元对单端时钟信号进行倍频处理，得到倍频时钟信号，传送给DDR单元；信号差分转单端单元通过可调延时单元与DDR单元连接；信号差分转单端单元用于接收差分信号，将差分信号转为单端信号，传送给可调延时单元；可调延时单元用于调整时钟信号与数据信号间的相位关系，保证时钟位于数据的正中位置，再将调整后的数据信号传送至DDR单元；DDR单元基于倍频时钟信号和调整后的数据信号进行解串处理，并输出。2.根据权利要求1所述的DVI解串系统，其特征在于，信号差分转单端单元包括：单端信号处理电路；单端信号处理电路包括：电阻R1，电阻R2，电阻R3，电阻R4，电阻R5，电阻R6，电阻R7，电阻R8，运放器U1，电容C1，电容C2以及电容C3；电阻R1第一端和电阻R2第一端分别接单端信号处理电路输入端；电阻R1第二端分别与电阻R5第一端，电容C1第一端以及电容C2第一端连接；电阻R2第二端分别与电阻R5第二端，电容C1第二端以及电容C3第一端连接；电容C2第二端与电阻R3第一端连接；电容C3第二端与电阻R4第一端连接；电阻R3第二端分别与电阻R7第一端和运放器U1一脚连接；电阻R4第二端分别与运放器U1二脚和电阻R6第一端连接；电阻R6第二端接电源；运放器U1三脚接地，运放器U1四脚接电源；电阻R7第二端分别与运放器U1五脚，电阻R8第一端，单端信号处理电路输出端连接；电阻R8第二端接地；电阻R1，电阻R2以及电阻R5用于限流，电阻R6和电阻R7调节单端信号的增益幅度；电容C2和电阻R3起到滤波作用；电容C3和电阻R4起到滤波作用；电阻R8起到了滤波作用。3.根据权利要求1或2所述的DVI解串系统，其特征在于，包括多个信号差分转单端单元，多个可调延时单元以及多个DDR单元；每个信号差分转单端单元提供标准的DVI接口；信号差分转单端单元，可调延时单元以及DDR单元之间配置10bit解码并行数据通信方式，完成DVI的解串工作，得到可用的并行数据。4.根据权利要求1或2所述的DVI解串系统，其特征在于，PLL...
【专利技术属性】
技术研发人员：滕达，王培培，李凯一，王滨，
申请(专利权)人：山东超越数控电子股份有限公司，
类型：发明
国别省市：山东,37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。