制造半导体器件的方法技术

公开了一种制造半导体器件的方法。该方法包括：在衬底上堆叠蚀刻目标层、第一掩模层、下层和光致抗蚀剂层；对光致抗蚀剂层照射极紫外(EUV)辐射，以形成光致抗蚀剂图案；以及在使用第一掩模层作为蚀刻停止层的同时，对光致抗蚀剂图案执行氮气等离子体处理，所述执行持续直到暴露第一掩模层的顶表面。在所述执行期间，下层被蚀刻以在光致抗蚀剂图案之下形成下图案。

Method of Manufacturing Semiconductor Devices

【技术实现步骤摘要】
制造半导体器件的方法
专利技术构思涉及制造半导体器件的方法，更具体地，涉及其中使用极紫外(EUV)光刻工艺的制造半导体器件的方法。
技术介绍
半导体器件由于其小尺寸、多功能性和/或低制造成本而在电子工业中广泛使用。半导体器件可以包括用于存储数据的存储器件、用于处理数据的逻辑器件、以及用于同时操作各种功能的混合器件。随着电子工业的先进发展，逐渐需要半导体器件具有高集成度。因此，制造半导体器件变得困难，因为对限定精细图案的曝光工艺中的工艺余量减少可能存在一些挑战。随着电子工业的先进发展，也越来越多地要求半导体器件具有高速度。已经进行了各种研究以满足对半导体器件中高集成度和/或高速度的要求。
技术实现思路
专利技术构思的一些示例实施方式提供了制造半导体器件的方法，在该方法中形成期望的图案。根据专利技术构思的一些示例实施方式，一种制造半导体器件的方法可以包括：在衬底上堆叠蚀刻目标层、第一掩模层、下层和光致抗蚀剂层；对光致抗蚀剂层照射极紫外(EUV)辐射，以形成光致抗蚀剂图案；以及在使用第一掩模层作为蚀刻停止层的同时，对光致抗蚀剂图案执行氮气等离子体处理，所述执行持续直到暴露第一掩模层的顶表面。在所述执行期间，下层被蚀刻以在光致抗蚀剂图案之下形成下图案。根据专利技术构思的一些示例实施方式，一种制造半导体器件的方法可以包括：形成栅电极以跨越衬底的第一区域的有源图案；在有源图案中形成杂质区域，该杂质区域与栅电极的一侧相邻；在栅电极上形成导电层；以及图案化导电层，以形成电连接到杂质区域的第一导电图案。图案化导电层包括在导电层上形成光致抗蚀剂层、对光致抗蚀剂层照射极紫外(EUV)辐射以形成光致抗蚀剂图案、以及对光致抗蚀剂图案执行氮气等离子体处理。所述执行包括使用基本上由氮气组成的工艺气体。根据专利技术构思的一些示例实施方式，一种制造半导体器件的方法可以包括在衬底上形成层间电介质层、在层间电介质层中形成开口、以及用导电材料填充开口以形成导电图案。形成开口包括在层间电介质层上形成光致抗蚀剂层、对光致抗蚀剂层照射极紫外(EUV)辐射以形成光致抗蚀剂图案、以及对光致抗蚀剂图案执行氮气等离子体处理。所述执行包括使用基本上由氮气组成的工艺气体。附图说明图1至8示出显示了根据专利技术构思的一些示例实施方式的形成目标图案的方法的剖视图。图9和10示出根据一比较示例的剖视图。图11A、12A和13A示出显示了根据专利技术构思的一些示例实施方式的制造半导体器件的方法的俯视图。图11B、12B和13B分别示出沿图11A、12A和13A的线I-I'和II-II'截取的剖视图。图14A、15A、16A、17A和18A示出显示了根据专利技术构思的一些示例实施方式的制造半导体器件的方法的俯视图。图14B、15B、16B、17B和18B分别示出沿图14A、15A、16A、17A和18A的线I-I'截取的剖视图。图14C、15C、16C、17C和18C分别示出沿图14A、15A、16A、17A和18A的线II-II'截取的剖视图。图14D、15D、16D、17D和18D分别示出沿图14A、15A、16A、17A和18A的线III-III'截取的剖视图。具体实施方式图1至8示出显示了根据专利技术构思的一些示例实施方式的形成目标图案的方法的剖视图。图9和10示出根据一比较示例的剖视图。参照图1，衬底SB上可以提供有顺序地堆叠在衬底SB上的蚀刻目标层ET、第一掩模层HM1、第二掩模层HM2和下层UD。例如，衬底SB可以是或者可以包括硅衬底、锗衬底或硅锗衬底。蚀刻目标层ET可以包括导电材料或绝缘材料。导电材料可以包括半导体(例如掺杂硅、掺杂锗等)、导电金属氮化物(例如钛氮化物、钽氮化物等)、金属(例如钨、钛、钽等)和金属-半导体化合物(例如钨硅化物、钴硅化物、钛硅化物等)中的一种或更多种。绝缘材料可以包括硅氧化物层、硅氮化物层和硅氮氧化物层中的一个或更多个。第一掩模层HM1可以包括旋涂硬掩模(SOH)层、旋涂碳(SOC)层和/或非晶碳层。第二掩模层HM2可以包括硅(Si)层、硅氧化物(SiO2)层、硅氮化物(Si3N4)层和/或金属层。金属层可以包括钛(Ti)层、钨(W)层、钛氧化物(TiO2)层和/或钛氮化物(TiN)层。硅(Si)层可以是或者可以包括非晶硅层、单晶硅层或多晶硅层。下层UD可以使下面将讨论的光致抗蚀剂层PR粘附到第二掩模层HM2。下层UD可以包括能提高与光致抗蚀剂层PR的粘附特性的有机聚合物，例如基于酚醛清漆的有机聚合物。参照图2，光致抗蚀剂层PR可以在下层UD上形成。光致抗蚀剂层PR可以包括能用极紫外(EUV)辐射曝光并显影的光敏化合物或合成树脂。可以对光致抗蚀剂层PR执行使用EUV辐射的曝光工艺。例如，EUV辐射可以具有大约13.5nm的波长，因而可以获得精细节距图案。根据一些示例实施方式，因为EUV曝光工艺以相对低的能量执行，所以光致抗蚀剂层的一部分可能与EUV辐射不充分地反应。例如，光致抗蚀剂层PR可以在EUV辐射照射到的一个或更多个区域RG处具有不能与EUV反应或不与EUV反应的一个或更多个不反应部分PO。参照图3，光致抗蚀剂图案PP可以通过使已用EUV辐射曝光的光致抗蚀剂层PR显影而形成。可以使不反应部分PO在光致抗蚀剂图案PP之间留下桥BR和/或在光致抗蚀剂图案PP之间留下浮渣(scum)SC。每个光致抗蚀剂图案PR在俯视图中可以具有线形或岛形状，但专利技术构思不限于此。参照图4，下图案UP可以通过执行其中使用光致抗蚀剂图案PP作为蚀刻掩模的第一蚀刻工艺ET1形成。第一蚀刻工艺ET1可以完全去除留在光致抗蚀剂图案PP之间的桥BR和浮渣SC。第一蚀刻工艺ET1可以是或者可以包括使用氮气(N2)等离子体的干蚀刻工艺。当对光致抗蚀剂图案PP执行氮气等离子体处理时，光致抗蚀剂图案PP中包含的碳可以与氮气反应而产生碳氮化物。碳氮化物可以挥发以去除剩余的桥BR和浮渣SC。因为下层UD主要是包含碳的有机聚合物，所以氮气等离子体处理也可以去除下层UD。氮气等离子体处理可以选择性地蚀刻光致抗蚀剂图案PP和下层UD。第二掩模层HM2可以在第一蚀刻工艺ET1期间用作蚀刻停止层。例如，第一蚀刻工艺ET1可以持续直到暴露第二掩模层HM2。根据专利技术构思的一些示例实施方式，形成目标图案的方法可以使用EUV辐射，因而使用诸如ArF的光源的典型光刻工艺所需的抗反射层可以因此不被使用或需要。EUV辐射可以具有极短的波长，因而不表现出存在于例如ArF光源中的光学特性(例如光反射)。因此，根据专利技术构思，抗反射层可以用成分与光致抗蚀剂层PR的成分类似的下层UD替代。例如，典型的抗反射层可以包括硅氮氧化物层(例如SiON)，并且抗反射层可以在第一蚀刻工艺ET1期间不被蚀刻。相反，根据专利技术构思，抗反射层可以用下层UD替代，因而在第一蚀刻工艺ET1期间，下层UD可以被蚀刻以形成下图案UP。因为下图案UP在第一蚀刻工艺ET1期间充分或正常地形成，所以后续蚀刻工艺可以形成下面将讨论的具有均匀形状的目标图案(见图8的EP)。第一蚀刻工艺ET1可以在等离子体腔室中进行。例如，等离子体腔室可以使用电感耦合等离子体(ICP)源或电容耦合等离子体(CCP)源。在第一蚀刻工艺ET1期间，等离子体腔室可以保持在范围从大约1本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：在衬底上堆叠蚀刻目标层、第一掩模层、下层和光致抗蚀剂层；对所述光致抗蚀剂层照射极紫外(EUV)辐射以形成光致抗蚀剂图案；以及在使用所述第一掩模层作为蚀刻停止层的同时对所述光致抗蚀剂图案执行氮气等离子体处理，所述执行持续直到暴露所述第一掩模层的顶表面，其中，在所述执行期间，所述下层被蚀刻以在所述光致抗蚀剂图案之下形成下图案。

【技术特征摘要】
2018.01.11 KR 10-2018-00037671.一种制造半导体器件的方法，所述方法包括：在衬底上堆叠蚀刻目标层、第一掩模层、下层和光致抗蚀剂层；对所述光致抗蚀剂层照射极紫外(EUV)辐射以形成光致抗蚀剂图案；以及在使用所述第一掩模层作为蚀刻停止层的同时对所述光致抗蚀剂图案执行氮气等离子体处理，所述执行持续直到暴露所述第一掩模层的顶表面，其中，在所述执行期间，所述下层被蚀刻以在所述光致抗蚀剂图案之下形成下图案。2.根据权利要求1所述的方法，其中所述照射包括靠近所述光致抗蚀剂图案留下浮渣，以及所述执行包括去除所述浮渣。3.根据权利要求1所述的方法，其中所述执行包括使用电感耦合等离子体源或电容耦合等离子体源中的至少一种。4.根据权利要求1所述的方法，其中所述下层包括含碳的有机聚合物，以及其中，在所述执行期间，氮气和所述下层中包含的所述碳反应以产生碳氮化物。5.根据权利要求1所述的方法，其中所述执行包括使用基本上由氮气组成的工艺气体。6.根据权利要求1所述的方法，其中所述第一掩模层包括硅层、硅氧化物层或硅氮化物层中的至少一个。7.根据权利要求1所述的方法，还包括：使用所述光致抗蚀剂图案和所述下图案作为第一蚀刻掩模，图案化所述第一掩模层以形成第一掩模图案；以及使用所述第一掩模图案作为第二蚀刻掩模，图案化所述蚀刻目标层以形成目标图案。8.根据权利要求7所述的方法，还包括：在所述蚀刻目标层与所述第一掩模层之间形成第二掩模层，其中，在使用所述第一掩模图案作为所述第二蚀刻掩模的同时，图案化所述蚀刻目标层使所述第二掩模层图案化，以形成第二掩模图案。9.根据权利要求8所述的方法，其中所述第二掩模层包括旋涂硬掩模(SOH)层、旋涂碳(SOC)层或非晶碳层中的至少一个。10.根据权利要求7所述的方法，其中图案化所述第一掩模层包括执行干蚀刻工艺，其中所述干蚀刻工艺使用包括SF6、HBr或BCl3中的至少一种的蚀刻气体。11.根据权利要求7所述的方法，还包括：在所述目标图案上形成数据存储元件，其中所述目标图案电连接到所述衬底的有源图案。12.根据权利要求7所述的方法，在图案化所述蚀刻目标层之前，还包括：形成栅电极以跨越所述衬底的有源图案；在所述有源图案的上部上形成与所述栅电极的一侧相邻的源/漏图案；以及在形成所述目标图案之后，用导电材料填充所述目标图案的开口，以形成导电图案，其中所述导电图案电连接到所述栅电极和所述源/漏图案中的至少一个。13.一种制造半导体器件的方法，所述方法包括：形成栅电极以跨越衬底的...

【专利技术属性】
技术研发人员：尹铉喆，朴容臣，金中熙，金芝希，申东准，尹国汉，崔泰燮，黄晶铉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR