【技术实现步骤摘要】
一种低击穿电压放电管及其制作方法
本专利技术涉及半导体功率器件
，具体为一种低击穿电压放电管。
技术介绍
电路在运行中，难免会遇到环境或电网中的瞬态浪涌窜入，这种现象会给电路中的设备造成严重的影响及破坏。半导体放电管，作为一种重要的过压型浪涌防护器件，能够将电路中的浪涌旁路掉，避免造成对后级敏感IC或元器件的破坏。半导体放电管作为一种过压保护器件，一般并联在被保护的元器件或者IC两端，当其两端电压超过其击穿电压时，放电管即被击穿，其两端电压迅速回到接近于“0”，将线路中的浪涌旁路掉，故放电管称为导通型过压防护器件。区别于压敏电阻或TVS等钳位型过压防护器件，放电管类导通型过压防护器件具有更大的浪涌防护能力，更低的浪涌残压，更低的电容等特性。传统的半导体放电管都是基于二极管结构的两端压控器件，其击穿电压从8V-400V分多个档位。在低压电路应用时，传统放电管由于动作电压太高，会导致后级IC或敏感元器件烧毁。基于传统放电管的结构特性，更低的击穿电压难以实现。常规做法制造低压放电管会导致漏电成倍数增加，并联使用的话会导致额外功耗增大或造成误动作。故在低压线路中只能...
【技术保护点】
1.一种低击穿电压放电管，其特征在于：该放电管由集成于一个芯片的二极管、三极管、可控硅组成，三极管的BVCEO实现器件的低击穿电压，并由三极管击穿后产生的电流为可控硅提供门极驱动电流。
【技术特征摘要】
1.一种低击穿电压放电管，其特征在于：该放电管由集成于一个芯片的二极管、三极管、可控硅组成，三极管的BVCEO实现器件的低击穿电压，并由三极管击穿后产生的电流为可控硅提供门极驱动电流。2.按照权利要求1所述的一种低击穿电压放电管，其特征在于：该放电管包括N-型衬底区，N-型衬底区外侧设氧化膜，在氧化膜的横向方向上依次设金属连线、金属电极区；N-型衬底区内侧，按N-型衬底区的横向方向依次设衬底浓度加强区、N型三极管发射区、N型可控硅发射区；N型三极管发射区和衬底浓度加强区上设P型三极管基区；N型可控硅发射区上设P型可控硅基区；所述放电管两侧对称，一侧为另一侧的镜像。3.按照权利要求1或2所述的一种低击穿电压放电管，其特征在于：所述衬底浓度加强区一半位于P型三极管基区内，一半位于N-型衬底区内；所述N型三极管发射区、P型三极管基区、衬底浓度加强区构成横向三极管一，通过调节三极管发射区和衬底浓度加强区之间的距离，可以有效的调节三极管的BVCEO，从而实现整个器件的低击穿电压，同理，其对侧相同结构构成横向三极管二；所述的P型三极管基区、底浓度加强区、N-型衬底区构成二极管一，同理，其对侧相同结构构成二极管二；所述的P型可控硅基区、N-型衬底区构成二极管三，同理，其对侧相同结构构成二极管四；所述的N型可控硅发射区、P型可控硅基区、N-型衬底区及其对侧相同结构组成双向可控硅T1和...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。