一种自偏置结构的环形压控振荡器制造技术

本发明专利技术公开了一种自偏置结构的环形压控振荡器，包括自偏置单元和振荡器核心单元。自偏置单元包括输入偏置电路、运算放大器和半复制延迟电路，振荡器核心单元包括多级结构相同的差分延迟电路级联构成的反馈振荡环路，半复制延迟电路的结构与差分延迟电路的半边电路结构相同。输入偏置电路为运算放大器提供基准电压VREF，建立与电源电压无关的恒定偏置电压，通过调整差分延迟电路的尾电流改变输出频率，使得输出共模电平等于基准电压，解决了环形振荡器的工作频率随电源电压波动大和振荡器核心输出共模电平变化的问题，从而改善压控振荡器对电源噪声的抑制能力和稳定输出摆幅。

A Self-biased Ring Voltage-Controlled Oscillator

【技术实现步骤摘要】
一种自偏置结构的环形压控振荡器
本专利技术涉及压控振荡器，具体涉及一种自偏置结构的环形压控振荡器。
技术介绍
在SOC片上系统中都需要设计锁相环电路来为系统提供一个时钟频率。传统应用于SOC片上系统的锁相环功耗、面积大，相位噪声差，压控振荡器是锁相环的核心部分。因此研究低功耗、小面积，相位噪声好的振荡器电路具有重要意义。
技术实现思路
本专利技术的目的在于解决压控振荡器受电源电压波动影响、相位噪声差的问题，提供一种自偏置结构的环形压控振荡器，实现建立与电源电压无关的恒定电流和提高输出摆幅，解决环形压控振荡器受电源电压波动输出性能差、输出摆幅小的技术问题。本专利技术采用如下技术方案：一种自偏置结构的环形压控振荡器，其特征在于：包括自偏置单元和振荡器核心单元；自偏置单元包括输入偏置电路、运算放大器AMP0和半复制延迟电路，振荡器核心单元包括多级结构相同的差分延迟电路级联构成的反馈振荡环路，半复制延迟电路的结构与差分延迟电路的半边电路结构相同；输入偏置电路的输出为运算放大器AMP0的差分负输入端ON提供基准电压，运算放大器AMP0的差分正输入端OP连接半复制延迟电路中负载晶体管栅极，运算放大器AMP0与半复制延迟电路的负载晶体管构成反馈电路，运算放大器AMP0的输出端OUT分别为各级差分延迟电路的负载晶体管和半复制延迟电路的负载晶体管提供偏置电压，半复制延迟电路中的尾电流管栅极与各级差分延迟电路中的尾电流管栅极连接在一起并连接输入调谐电压，通过差分延迟电路的尾电流改变，调整环形压控振荡器的输出频率，实现与电源电压无关的恒定电流和稳定的宽摆幅输出，从而增加环形压控振荡器对电源噪声的抑制能力。所述输入偏置电路包括PMOS管M1、电阻R1和电容C1，PMOS管M1的栅极连接偏置电压VB1，PMOS管M1的源极连接电源电压，PMOS管M1的漏极连接电阻R1的一端、电容C1的一端和运算放大器AMP0的负输入端ON，电阻R1的另一端和电容C1的另一端均接地；所述半复制延迟电路包括PMOS管M4和PMOS管M5以及NMOS管M2和NMOS管M3，PMOS管M4的源极和PMOS管M5的源极均连接电源电压，PMOS管M4的栅极连接运算放大器AMP0的输出端OUT，PMOS管M5的栅极与PMOS管M5的漏极、PMOS管M4的漏极、运算放大器AMP0的正输入端OP以及NMOS管M3的漏极连接在一起，NMOS管M3的栅极连接电源电压，NMOS管M3的源极连接NMOS管M2的漏极，NMOS管M2的源极接地；所述振荡器核心单元为多级差分延迟电路级联构成反馈振荡环路，每级差分延迟电路的结构相同，包括NMOS管M6、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11和NMOS管M12；NMOS管M7和NMOS管M8为差分输入对管，NMOS管M9、NMOS管M10、NMOS管M11和NMOS管M12为负载；NMOS管M7的源极和NMOS管M8的源极互连并连接NMOS管M6的漏极，NMOS管M6的栅极连接半复制延迟单元中NMOS管M2的栅极，NMOS管M6的源极接地，NMOS管M9的源极、NMOS管M10的源极、NMOS管M11的源极和NMOS管M12的源极均连接电源电压，NMOS管M9的漏极与NMOS管M10的漏极互连并连接NMOS管M9的栅极和NMOS管M7的漏极且作为差分输出正端clkp，NMOS管M11的漏极与NMOS管M12的漏极互连并连接NMOS管M12的栅极和NMOS管M8的漏极且作为差分输出负端clkn，NMOS管M7的栅极为差分输入正端inp，NMOS管M8的栅极为差分输入负端inn，NMOS管M11的栅极与NMOS管M10的栅极互连并连接运算放大器AMP0的输出端；多级差分延迟电路级联的方式为：前级差分延迟电路的差分输出正端clkp连接后级差分延迟电路的差分输入正端inp，前级差分延迟电路的差分输出负端clkn连接后级差分延迟电路的差分输入负端inn，但末级差分延迟电路的差分输出正端clkp连接首级差分延迟电路的差分输入负端inn，末级差分延迟电路的差分输出负端clkn连接首级差分延迟电路的差分输入正端inp。所述半复制延迟电路的结构与差分延迟电路的半边电路结构相同，即NMOS管M3与NMOS管M7和NMOS管M8的器件参数相同，PMOS管M4与PMOS管M10或PMOS管M11的器件参数相同，PMOS管M5与PMOS管M9或M12的器件参数相同，NMOS管M2与NMOS管M6器件参数的一半相同。所述运算放大器AMP0包括PMOS管M13、PMOS管M14、PMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M24和PMOS管M25以及NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M23和NMOS管M26；PMOS管M13的源极和PMOS管M14的源极连接并通过电流源连接至Vdd，PMOS管M13的栅极为运算放大器AMP0的差分负输入端ON，PMOS管M14的栅极为运算放大器AMP0的差分正输入端OP，PMOS管M21的源极、PMOS管M22的源极和PMOS管M24的源极均连接Vdd，PMOS管M21的栅极与PMOS管M22的栅极互连并连接PMOS管M19的漏极、NMOS管M17的漏极以及NMOS管M15的栅极和NMOS管M16的栅极，PMOS管M19的栅极与PMOS管M20的栅极互连，NMOS管M17的栅极与NMOS管M18的栅极互连，NMOS管M17的源极连接NMOS管M15的漏极并连接PMOS管M13的漏极，NMOS管M15的源极、NMOS管M16的源极和NMOS管M23的源极均接地，PMOS管M22的漏极连接PMOS管M20的源极，PMOS管M20的漏极连接PMOS管M25的源极、NMOS管M26的漏极和PMOS管M24的栅极，PMOS管M25的栅极连接Vp2，NMOS管M26的栅极连接Vn2，PMOS管M25的漏极与NMOS管M26的源极互连并连接NMOS管M18的漏极和NMOS管M23的栅极，NMOS管M18的源极连接NMOS管M16的漏极并连接PMOS管M14的漏极，PMOS管M24的漏极连接NMOS管M23的漏极并作为运算放大器AMP0的输出端OUT。所述振荡器核心单元中多级结构相同的差分延迟电路级联构成的反馈振荡环路中，差分延迟电路至少为三级。本专利技术的优点及有益效果：本专利技术通过自偏置电路电压来调整差分延迟单元的尾电流的偏置电压，通过改变差分延迟单元电流的大小，从而改变输出频率，解决环形压控振荡器频率随电源电压波动大和输出摆幅小问题，建立与电源电压无关的恒定电流和提高输出摆幅，从而增加压控振荡器对电源噪声的抑制能力。附图说明图1是本专利技术的原理框图；图2是本专利技术的运算放大器一种实施电路图；图3是本专利技术的压控振荡器输出频率调谐曲线图。具体实施方式下面根据附图并结合实施例对本专利技术的技术方案作进一步阐述。参看图1，本专利技术自偏置结构的环形压控振荡器电路，包括自偏置单元和振荡器核心单元；自偏置单元包括输入偏置电路、运算放大器AMP0和半复制延迟电路，振荡器核心单元包括多级结构相同的差分延迟电路级联构成的反馈振荡环路，半复制延本文档来自技高网...

【技术保护点】
1.一种自偏置结构的环形压控振荡器，其特征在于：包括自偏置单元和振荡器核心单元；自偏置单元包括输入偏置电路、运算放大器AMP0和半复制延迟电路，振荡器核心单元包括多级结构相同的差分延迟电路级联构成的反馈振荡环路，半复制延迟电路的结构与差分延迟电路的半边电路结构相同；输入偏置电路的输出为运算放大器AMP0的差分负输入端ON提供基准电压，运算放大器AMP0的差分正输入端OP连接半复制延迟电路中负载晶体管栅极，运算放大器AMP0与半复制延迟电路的负载晶体管构成反馈电路，运算放大器AMP0的输出端OUT分别为各级差分延迟电路的负载晶体管和半复制延迟电路的负载晶体管提供偏置电压，半复制延迟电路中的尾电流管栅极与各级差分延迟电路中的尾电流管栅极连接在一起并连接输入调谐电压VC，通过半复制延迟电路的尾电流改变，调整环形压控振荡器的输出频率，实现与电源电压无关的恒定电流和稳定的宽摆幅输出，从而增加环形压控振荡器对电源噪声的抑制能力。

【技术特征摘要】
1.一种自偏置结构的环形压控振荡器，其特征在于：包括自偏置单元和振荡器核心单元；自偏置单元包括输入偏置电路、运算放大器AMP0和半复制延迟电路，振荡器核心单元包括多级结构相同的差分延迟电路级联构成的反馈振荡环路，半复制延迟电路的结构与差分延迟电路的半边电路结构相同；输入偏置电路的输出为运算放大器AMP0的差分负输入端ON提供基准电压，运算放大器AMP0的差分正输入端OP连接半复制延迟电路中负载晶体管栅极，运算放大器AMP0与半复制延迟电路的负载晶体管构成反馈电路，运算放大器AMP0的输出端OUT分别为各级差分延迟电路的负载晶体管和半复制延迟电路的负载晶体管提供偏置电压，半复制延迟电路中的尾电流管栅极与各级差分延迟电路中的尾电流管栅极连接在一起并连接输入调谐电压VC，通过半复制延迟电路的尾电流改变，调整环形压控振荡器的输出频率，实现与电源电压无关的恒定电流和稳定的宽摆幅输出，从而增加环形压控振荡器对电源噪声的抑制能力。2.根据权利要求1所述的自偏置结构的环形压控振荡器，其特征在于：所述输入偏置电路包括PMOS管M1、电阻R1和电容C1，PMOS管M1的栅极连接偏置电压VB1，PMOS管M1的源极连接电源电压，PMOS管M1的漏极连接电阻R1的一端、电容C1的一端和运算放大器AMP0的负输入端ON，电阻R1的另一端和电容C1的另一端均接地；所述半复制延迟电路包括PMOS管M4和PMOS管M5以及NMOS管M2和NMOS管M3，PMOS管M4的源极和PMOS管M5的源极均连接电源电压，PMOS管M4的栅极连接运算放大器AMP0的输出端OUT，PMOS管M5的栅极与PMOS管M5的漏极、PMOS管M4的漏极、运算放大器AMP0的正输入端OP以及NMOS管M3的漏极连接在一起，NMOS管M3的栅极连接电源电压，NMOS管M3的源极连接NMOS管M2的漏极，NMOS管M2的源极接地；所述振荡器核心单元为多级差分延迟电路级联构成反馈振荡环路，每级差分延迟电路的结构相同，包括NMOS管M6、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11和NMOS管M12；NMOS管M7和NMOS管M8为差分输入对管，NMOS管M9、NMOS管M10、NMOS管M11和NMOS管M12为负载；NMOS管M7的源极和NMOS管M8的源极互连并连接NMOS管M6的漏极，NMOS管M6的栅极连接半复制延迟单元中NMOS管M2的栅极并连接输入调谐电压VC，NMOS管M6的源极接地，NMOS管M9的源极、NMOS管M10的源极、NMOS管M11的源极和NMOS管M12的源极均连接电源电压，NMOS管M9的漏极与NMOS管M10的漏极互连并连接NMOS管M9的栅极和NMOS管M7的漏极且作为差分输出正端clkp，NMOS管M11的漏极与NMOS管M12的漏极互连并连接NMOS管M12的栅极和NMOS管M8的漏极且作为差分输出负端clkn，NMOS管M7的栅极为差分输入正端inp，NMOS管M8的栅极为差...

【专利技术属性】
技术研发人员：吉新村，郭风岐，沈梦琪，张宪伟，夏晓娟，郭宇锋，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：江苏,32