故障注入抵御方法及装置、芯片及计算机可读存储介质制造方法及图纸

本发明专利技术提供了一种故障注入抵御方法及装置、芯片及计算机可读存储介质，该方法通过检测待保护模块的电源端口的异常信号，在检测到异常信号时，发送报警信号，在被报警信号触发时，根据安全策略生成抵御指令，执行抵御指令进行故障注入抵御；实现了对芯片的局部功能模块的异常信号的检测，并根据检测结果进行故障注入抵御，解决了现有故障注入防御技术针对局部故障注入防御效果不佳的问题。

Fault Injection Resistance Method and Device, Chip and Computer Readable Storage Media

【技术实现步骤摘要】
故障注入抵御方法及装置、芯片及计算机可读存储介质
本专利技术涉及芯片安全领域，尤其涉及一种故障注入抵御方法及装置、芯片及计算机可读存储介质。
技术介绍
故障注入分析是在芯片运行过程中，通过一定的手段对其进行干扰，使其出现预期或者非预期的运行状态，根据引入错误后芯片的工作情况或者输出结果，获取分析对象的有效信息或者敏感数据。电磁故障注入作为一种新型的故障注入方式，由于不用破坏芯片表面，且攻击只针对局部有效，可控性强，所以电磁故障注入攻击在精确分析上具有极大的优势，受到越来越多同行业的关注。在SOC(SystemonChip，系统级芯片)中，FLASH(FlashEEPROMMemory，存储芯片)主要用于程序存储，FLASH控制器历来都是故障注入的重点；当FLASH控制器出现故障时，读取\写入数据可能会出现各种异常，导致程序运算和数据出错，对芯片安全运行产生极大的危害。现有的硬件故障注入的防御方法，大多考虑全局的电压毛刺和时钟毛刺攻击，而针对局部电磁故障注入，防御效果不佳。
技术实现思路
本专利技术提供一种故障注入抵御方法及装置、芯片及计算机可读存储介质，以解决现有故障注入防御技术针对局部故障注入防御效果不佳的问题。为解决上述技术问题，本专利技术采用以下技术方案:一种故障注入抵御方法，其用于包括多个功能模块的芯片，故障注入抵御方法包括：检测待保护模块的电源端口的异常信号；在检测到异常信号时，发送报警信号；在被报警信号触发时，根据安全策略生成抵御指令；执行抵御指令进行故障注入抵御。进一步地，检测待保护模块的电源端口的异常信号包括：检测电源端口的电压毛刺，并在检测到电压毛刺时，判定检测到异常信号；和/或，检测电源端口的时钟毛刺，并在检测到时钟毛刺时，判定检测到异常信号。进一步地，执行抵御指令进行故障注入抵御包括：根据抵御指令复位待保护模块；和/或，根据抵御指令清除待保护模块。一种故障注入抵御装置，其用于包括处理器和多个功能模块的芯片，故障注入抵御装置包括：检测单元，与芯片中待保护模块的电源端口连接，用于检测异常信号，并在检测到异常信号时，向处理器发送报警信号；抵御单元，用于接收处理器根据安全策略在被报警信号触发所生成的抵御指令，并执行抵御指令进行故障注入抵御。进一步地，检测单元包括电压毛刺检测单元，电压毛刺检测单元用于检测电源端口的电压毛刺，并在检测到电压毛刺时，判定检测到异常信号，向处理器发送报警信号。进一步地，检测单元包括时钟毛刺检测单元，电压毛刺检测单元用于检测电源端口的时钟毛刺，并在检测到时钟毛刺时，判定检测到异常信号，向处理器发送报警信号。进一步地，芯片包括处理器、存储芯片和存储控制器，存储控制器包括多个功能模块，检测单元包括多个检测子单元，检测子单元设置在存储控制器的各功能模块中，并与对应功能模块的电源端口连接。进一步地，抵御单元用于根据抵御指令复位存储控制器和/或清除存储芯片。一种芯片，其包括处理器、多个功能模块、以及本专利技术提供的故障注入抵御装置。一种计算机可读存储介质，计算机可读存储介质存储有一个或者多个程序，一个或者多个程序可被一个或者多个处理器执行，以实现本专利技术提供的故障注入抵御方法的步骤。有益效果本专利技术提供了一种故障注入抵御方法及装置、芯片及计算机可读存储介质，该方法通过检测待保护模块的电源端口的异常信号，在检测到异常信号时，发送报警信号，在被报警信号触发时，根据安全策略生成抵御指令，执行抵御指令进行故障注入抵御；实现了对芯片的局部功能模块的异常信号的检测，并根据检测结果进行故障注入抵御，解决了现有故障注入防御技术针对局部故障注入防御效果不佳的问题。附图说明图1为本专利技术实施例一提供的故障注入抵御方法的流程图；图2为本专利技术实施例一提供的故障注入抵御装置的结构示意图；图3为本专利技术实施例一提供的芯片的结构示意图；图4为本专利技术实施例二提供的芯片的结构示意图。具体实施方式下面通过具体实施方式结合附图对本专利技术作进一步详细说明。实施例一：图1为本专利技术实施例一提供的故障注入抵御方法的流程图，请参考图1，本实施例提供的故障注入抵御方法包括以下步骤：S101：检测待保护模块的电源端口的异常信号。根据故障注入的不同方式，如电压毛刺注入、时钟毛刺注入等，本步骤包括不同的实现方式：检测电源端口的电压毛刺，并在检测到电压毛刺时，判定检测到异常信号；和/或，检测电源端口的时钟毛刺，并在检测到时钟毛刺时，判定检测到异常信号。S102：在检测到异常信号时，发送报警信号。报警信号的实现方式可以是中断信号，也可以是低电平信号或者高电平信号。S103：在被报警信号触发时，根据安全策略生成抵御指令。安全策略可以根据用户需要设置，例如用户可以设置仅复位存储芯片控制器，还可以设置仅清除存储芯片的内容，或者也可以设置为在复位存储芯片控制器的同时，清除存储芯片的内容等等。这些策略都没有起到抵御故障注入的目的。S104：执行抵御指令进行故障注入抵御。本步骤包括：根据抵御指令复位待保护模块；和/或，根据抵御指令清除待保护模块，这样当复位待保护模块，如复位存储芯片控制器之后，故障注入对存储芯片控制器的影响就会消失，解决了本次故障注入，当清除待保护模块，如复位存储芯片之后，存储芯片内的数据就被清空，故障注入就不能获取存储芯片内的程序等数据。图2为本专利技术实施例一提供的故障注入抵御装置的结构示意图，请参考图2，本实施例提供的故障注入抵御装置2包括以下模块：检测单元21，与芯片中待保护模块的电源端口连接，用于检测异常信号，并在检测到异常信号时，向处理器发送报警信号；抵御单元22，用于接收处理器根据安全策略在被报警信号触发所生成的抵御指令，并执行抵御指令进行故障注入抵御。在一些实施例中，检测单元21包括电压毛刺检测单元，电压毛刺检测单元用于检测电源端口的电压毛刺，并在检测到电压毛刺时，判定检测到异常信号，向处理器发送报警信号。在一些实施例中，检测单元21包括时钟毛刺检测单元，电压毛刺检测单元用于检测电源端口的时钟毛刺，并在检测到时钟毛刺时，判定检测到异常信号，向处理器发送报警信号。在一些实施例中，芯片包括处理器、存储芯片和存储控制器，存储控制器包括多个功能模块，检测单元21包括多个检测子单元，检测子单元设置在存储控制器的各功能模块中，并与对应功能模块的电源端口连接。在一些实施例中，抵御单元22用于根据抵御指令复位存储控制器和/或清除存储芯片。图3为本专利技术实施例一提供的芯片的结构示意图，请参考图3，本实施例提供的芯片包括：处理器31、存储芯片32、通信总线33、多个功能模块34以及故障注入抵御装置2，其中，通信总线33用于实现处理器31、存储芯片32、多个功能模块34和故障注入抵御装置2之间的连接通信；故障注入抵御装置2用于实现以上任意实施例提供的方法的步骤。本实施例提供了一种故障注入抵御方法及装置、芯片，该方法通过检测待保护模块的电源端口的异常信号，在检测到异常信号时，发送报警信号，在被报警信号触发时，根据安全策略生成抵御指令，执行抵御指令进行故障注入抵御；实现了对芯片的局部功能模块的异常信号的检测，并根据检测结果进行故障注入抵御，解决了现有故障注入防御技术针对局部故障注入防御效果不佳的问题。实施例二：本实施例以芯片为SOC为例进行说明。在SOC中，F本文档来自技高网...

【技术保护点】
1.一种故障注入抵御方法，其特征在于，用于包括多个功能模块的芯片，所述故障注入抵御方法包括：检测待保护模块的电源端口的异常信号；在检测到异常信号时，发送报警信号；在被所述报警信号触发时，根据安全策略生成抵御指令；执行所述抵御指令进行故障注入抵御。

【技术特征摘要】
2017.12.29 CN 20171148098711.一种故障注入抵御方法，其特征在于，用于包括多个功能模块的芯片，所述故障注入抵御方法包括：检测待保护模块的电源端口的异常信号；在检测到异常信号时，发送报警信号；在被所述报警信号触发时，根据安全策略生成抵御指令；执行所述抵御指令进行故障注入抵御。2.如权利要求1所述的故障注入抵御方法，其特征在于，所述检测待保护模块的电源端口的异常信号包括：检测所述电源端口的电压毛刺，并在检测到电压毛刺时，判定检测到异常信号；和/或，检测所述电源端口的时钟毛刺，并在检测到时钟毛刺时，判定检测到异常信号。3.如权利要求1或2所述的故障注入抵御方法，其特征在于，所述执行所述抵御指令进行故障注入抵御包括：根据所述抵御指令复位所述待保护模块；和/或，根据所述抵御指令清除所述待保护模块。4.一种故障注入抵御装置，其特征在于，用于包括处理器和多个功能模块的芯片，所述故障注入抵御装置包括：检测单元，与所述芯片中待保护模块的电源端口连接，用于检测异常信号，并在检测到异常信号时，向所述处理器发送报警信号；抵御单元，用于接收所述处理器根据安全策略在被所述报警信号触发所生成的抵御指令，并执行所述抵御指令进行故...

【专利技术属性】
技术研发人员：谭锐能，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：广东,44