一种提高SOI工艺二极管模型适用性的方法及系统技术方案

本发明专利技术公开了一种提高SOI工艺二极管模型适用性的方法及系统，所述方法包括如下步骤：步骤S0，在至少三个不同栅宽Lgate下，测量各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的Cjswg、pbswg和mjswg参数值；步骤S1，对所得参数值进行拟合得到各电容‑电压参数与栅宽Lgate的关系；步骤S2，在现有模型中增加栅宽Lgate变量，将固定寄生电容‑电压参数更改为步骤S1得到的与栅宽Lgate相关的参数，通过本发明专利技术，可提高SOI工艺中二极管模型的适用性。

A Method and System for Improving the Applicability of SOI Process Diode Model

【技术实现步骤摘要】
一种提高SOI工艺二极管模型适用性的方法及系统
本专利技术涉及二极管模型
，特别是涉及一种提高SOI工艺二极管模型适用性的方法及系统。
技术介绍
传统的二极管模型没有尺寸相关参数，这在绝大数体硅CMOS(bulkCMOS)技术应用场合是适宜的，但对绝缘体上硅(SiliconOnInsulator，SOI)技术的器件，这种模型无法满足不同结构的准确度要求。图1为典型SOI工艺下不同栅宽时的实测数据和按照现有二极管模型仿真得到的归一化电容与偏置电压的关系，图中图形(方框或圆形)连线从下到上依次为栅宽(Lgate)为0.3um、1um、10um时的归一化电容与偏置电压曲线，几乎与10um连线重叠的细线为采用现有针对Lgate为10um的数据而提取的二极管模型得到的仿真值，横坐标为二极管偏置电压vjs，纵坐标为归一化电容，显而易见，采用现有二极管模型只能模拟一种结构的SOI工艺的二极管。图2为典型体硅CMOS管(NMOS)的结的剖面示意图，斜线区为重掺杂的漏极区D和源极区S，网格区为浅沟隔离区(STI)，最上面为栅极区G，最下面为衬底Psub，从图2可以看出，对体硅CMOS管的结，该结构存在漏源单位面积的纵向结电容Cj、漏源STI浅沟隔离侧单位长度侧壁电容Cjsw和源漏栅氧侧单位长度电容Cjswg三种寄生电容。图3为典型绝缘体上硅技术(SOI)CMOS管(NMOS为例)，斜线区为重掺杂的漏极区D和源极区S，网格区为浅沟隔离区(STI)，最上面为栅极区G，中间为P型衬底Pbody，最下面为绝缘衬底(Insulator)，从图3可以看出，对绝缘体上硅技术(SOI)CMOS的结，该结构仅存在源漏栅氧侧单位长度电容Cjswg。故下述二极管电容公式中直接用Cjswg取代Cj。P型衬底Pbody实际上在栅极区的正下方，该结电容与偏置电压的CV关系受栅极尺寸影响。如图4所示为SOI工艺NMOS管(同N+/Pbody结结构)示意图，黑色为栅极(垂直部分)及栅极连线(水平部分)，栅极区宽度为Lgate，垂直长虚框为N+漏极区和源极区，水平长虚框为P型(P+)衬底Pbody。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种提高SOI工艺二极管模型适用性的方法及系统，以提高SOI工艺二极管模型的适用性与精准性。为达上述及其它目的，本专利技术提出一种提高SOI工艺二极管模型适用性的方法，包括如下步骤：步骤S0，在至少三个不同栅宽Lgate下，测量各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的Cjswg、pbswg和mjswg参数值；步骤S1，针对上述所得各个Lgate下模型参数进行拟合得到各电容-电压参数与栅宽Lgate的关系；步骤S2，在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为步骤S1得到的与栅宽Lgate相关的参数。优选地，步骤S1进一步包括：步骤S100，将所得参数进行拟合得到源漏栅氧侧单位长度电容Cjswg与栅宽的关系；步骤S101，将所得参数进行拟合得到源漏边结内建电势pbswg与栅宽的关系；步骤S102，将所得参数进行拟合得到源漏边结电容梯度mjswg与栅宽的关系。优选地，于步骤S100中，源漏栅氧侧单位长度电容Cjswg与栅宽的关系为：Cjswg＝1.527×log(Lgate)×10-11+4.213×10-10，其中栅宽Lgate单位为m，源漏栅氧侧单位长度电容Cjswg单位为F/m。优选地，于步骤S101中，源漏边结内建电势pbswg与栅宽的关系为：pbswg＝-4.192×ln(Lgate)×10-1-3.454，其中栅宽Lgate单位为m，源漏边结内建电势pbswg单位为V。优选地，于步骤S102中，源漏边结电容梯度mjswg与栅宽的关系为mjswg＝-2.653×ln(Lgate)×10-1-2.505，其中栅宽Lgate单位为m，源漏边结电容梯度mjswg单位为1。优选地，于步骤S2中，在二极管模型中增加中间参数变量Cjswg0、pbswg0和mjswg0并将其更改为步骤S1得到的与栅宽Lgate相关的参数，并将Cjswg0、pbswg0、mjswg0分别赋给最终模型参数Cjswg、pbswg、mjswg。优选地，所述中间参数变量Cjswg0、pbswg0和mjswg0的表达式分别为：Cjswg0＝1.527×ln(Lgate)×10-11+4.213×10-10pbswg0＝-4.192×ln(Lgate)×10-1-3.454mjswg0＝-2.653×ln(Lgate)×10-1-2.505为达到上述目的，本专利技术还提供一种提高SOI工艺二极管模型适用性的系统，包括：测试提取单元，用于在至少三个不同栅宽Lgate下，测试各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg和源漏边结电容梯度系数mjswg参数值；数据拟合单元，用于利用所得参数进行拟合得到各电容-电压参数与栅宽Lgate的关系；参数替换单元，用于在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为所述数据拟合单元得到的与栅宽Lgate相关的参数。优选地，所述数据拟合单元具体用于将测试数据分别进行拟合得到源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg、源漏边结电容梯度mjswg与与栅宽的关系。优选地，所述参数替换单元在二极管模型中增加中间参数变量Cjswg0、pbswg0和mjswg0并将其更改为所述数据拟合单元得到的与栅宽Lgate相关的参数，并将Cjswg0、pbswg0、mjswg0分别赋给最终模型参数Cjswg、pbswg、mjswg。与现有技术相比，本专利技术一种提高SOI工艺二极管模型适用性的方法通过利用测试数据拟合得到各电容-电压参数与栅宽Lgate的关系，并在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为步骤得到的与栅宽Lgate相关的参数，提高了SOI工艺二极管模型的适用性与精准性。附图说明图1为典型SOI工艺下不同栅宽时的实测数据和按照现有二极管模型仿真得到的归一化电容与偏置电压的关系示意图；图2为典型体硅CMOS管(NMOS管)的结的剖面示意图；图3为典型绝缘体上硅技术(SOI)CMOS管(NMOS)示意图；图4所示为SOI工艺CMOS管(NMOS，同N+/Pbody结)示意图；图5为本专利技术一种提高SOI工艺二极管模型适用性的方法的步骤流程图；图6为本专利技术具体实施例中步骤S100的拟合示意图；图7为本专利技术具体实施例中步骤S101的拟合示意图；图8为本专利技术具体实施例中步骤S102的拟合示意图；图9为本专利技术不同栅宽时的归一化源漏栅氧侧单位长度电容Cjswg与偏置电压Voltage(V)的实测数据以及仿真对比；图10为本专利技术一种提高SOI工艺二极管模型适用性的系统的系统架构图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于本文档来自技高网...

【技术保护点】
1.一种提高SOI工艺二极管模型适用性的方法，包括如下步骤：步骤S0，在至少三个不同栅宽Lgate下，测试各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg和源漏边结电容梯度系数mjswg数值；步骤S1，针对上述所得各个Lgate下模型参数进行拟合得到各电容‑电压参数与栅宽Lgate的关系；步骤S2，在现有模型中增加栅宽Lgate变量，将固定寄生电容‑电压参数更改为步骤S1得到的与栅宽Lgate相关的参数。

【技术特征摘要】
1.一种提高SOI工艺二极管模型适用性的方法，包括如下步骤：步骤S0，在至少三个不同栅宽Lgate下，测试各二极管CV曲线得到电容C和偏置电压V的数据，根据二极管电容公式计算得到各栅宽Lgate时的源漏栅氧侧单位长度电容Cjswg、源漏边结内建电势pbswg和源漏边结电容梯度系数mjswg数值；步骤S1，针对上述所得各个Lgate下模型参数进行拟合得到各电容-电压参数与栅宽Lgate的关系；步骤S2，在现有模型中增加栅宽Lgate变量，将固定寄生电容-电压参数更改为步骤S1得到的与栅宽Lgate相关的参数。2.如权利要求1所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于，步骤S1进一步包括：步骤S100，将所得参数进行拟合得到源漏栅氧侧单位长度电容Cjswg与栅宽的关系；步骤S101，将所得参数进行拟合得到源漏边结内建电势pbswg与栅宽的关系；步骤S102，将所得参数进行拟合得到源漏边结电容梯度系数mjswg与栅宽的关系。3.如权利要求2所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于：于步骤S100中，源漏栅氧侧单位长度电容Cjswg与栅宽Lgate的关系为：Cjswg＝1.527×ln(Lgate)×10-11+4.213×10-10，其中栅宽Lgate单位为m，源漏栅氧侧单位长度电容电容Cjswg单位为F/m。4.如权利要求2所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于：于步骤S101中，源漏边结内建电势pbswg与栅宽的关系为：pbswg＝-4.192×ln(Lgate)×10-1-3.454，其中栅宽Lgate单位为m，源漏边结内建电势pbswg单位为V。5.如权利要求2所述的一种提高SOI工艺二极管模型适用性的方法，其特征在于：于步骤S102中，源漏边结电容梯度mjswg与栅宽的关系为mjswg＝-2.653×ln(Lgate)×10-1-2.505，其中栅宽Lgate单位为m，源漏边结电容梯度mjswg单位为1。6.如权利要求2所述的一种提高SOI工艺...

【专利技术属性】
技术研发人员：张昊，范象泉，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31