一种氮化鎵MISHEMT功率器件的结构制造技术

本发明专利技术公开了一种氮化鎵MISHEMT功率器件的结构，包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，还有高阻区、钛铝合金欧姆沟道、镍/金导电区、第一氮化硅穿透涂层、第一钛/金导电涂层、第二氮化硅穿透涂层、第二钛/金导电涂层、第三氮化硅穿透涂层、源极、栅极、漏极；所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。

A Structure of GaN MISHEMT Power Device

【技术实现步骤摘要】
一种氮化鎵MISHEMT功率器件的结构
本专利技术涉及一种功率器件的结构，尤其涉及一种氮化鎵MISHEMT功率器件的结构。
技术介绍
传统硅器件抗辐照能力低，在关态时的泄漏电流高，静态功耗高，辐照情况的失效概率高，承受的击穿电压低。
技术实现思路
本专利技术要解决的技术问题是提供一种氮化鎵MISHEMT功率器件的结构，该结构的氮化鎵MISHEMT功率器件抗辐照能力高，在关态时的泄漏电流低，静态功耗低，辐照情况的失效概率低，承受的击穿电压高。为了解决上述技术问题，本专利技术提供了一种氮化鎵MISHEMT功率器件的结构，包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，所述氮化硅介质层有两个沟槽(左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽)，两个所述沟槽将所述氮化硅介质层分为三段，第一段所述氮化硅介质层的面积小于第二段所述氮化硅介质层的面积，第二段所述氮化硅介质层的面积小于第三段所述氮化硅介质层的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道，所述氮化镓电路层的左侧上部、所述氮化镓势垒层的左侧、第一段所述氮化硅介质层的左侧通过离子注入隔离硅常氧工艺形成高阻区，所述氮化镓电路层的右侧上部、所述氮化镓势垒层的右侧、第三段所述氮化硅介质层的右侧通过离子注入隔离硅常氧工艺形成高阻区，第二段所述氮化硅介质层的上面中部偏左设置有镍/金导电区，始于所述高阻区的左侧上面止于第三段所述氮化硅介质层的右侧上面涂覆有第一氮化硅穿透涂层，所述第一氮化硅穿透涂层位于两个所述钛铝合金欧姆沟道的上面中部处于断开状态使所述第一氮化硅穿透涂层分为三段，第一段所述第一氮化硅穿透涂层的左侧上面有一个直角缺口(直角缺口是SiN掩模直角缺口。氮化硅(SiN)钝化的技术可以有效抑制GaN表面陷阱，并实现了大于40％的功率附加效率。)，第二段所述第一氮化硅穿透涂层的上面有两个凹槽(左侧的沟槽是Ti/Au源极接触电极沟槽，提高欧姆的接触性能；右侧的沟槽是Ti/Au漏极接触电极，提高欧姆的接触性能)，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道和所述镍/金导电区之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道和所述镍/金导电区之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层的右侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，始于第一段所述第一氮化硅穿透涂层左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层右侧上面的直角缺口内涂覆有第一钛/金导电涂层，所述第一钛/金导电涂层位于第二段所述第一氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第一钛/金导电涂层分为两段，第一段所述第一钛/金导电涂层的左侧上面有一个直角缺口(该直角缺口是SiN掩模直角缺口)，第一段所述第一钛/金导电涂层的中部有两个凹槽(左侧的凹槽是金属层SiN源极掩模凹槽，右侧的凹槽是金属层SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层和第二段所述第一氮化硅穿透涂层之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛/金导电涂层的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层和第三段所述第一氮化硅穿透涂层之间的上方，始于第一段所述第一氮化硅穿透涂层的左侧止于第三段所述第一氮化硅穿透涂层的右侧涂覆有第二氮化硅穿透涂层，所述第二氮化硅穿透涂层位于第一段所述第一钛/金导电涂层的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层位于第二段所述第一钛/金导电涂层凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层分为三段，第二段所述第二氮化硅穿透涂层的中部有两个凹槽(左侧的凹槽是SiN源极掩模凹槽，右侧的凹槽是SiN漏极掩模凹槽)，左侧所述凹槽位于第一段所述第一钛/金导电涂层的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛/金导电涂层和第二段所述第一钛/金导电涂层之间的上方，始于第一段所述第二氮化硅穿透涂层左侧偏右止于第三段所述第二氮化硅穿透涂层右侧偏右涂覆有第二钛/金导电涂层，所述第二钛/金导电涂层位于第二段所述第二氮化硅穿透涂层右侧所述凹槽内的中部处于断开状态使所述第二钛/金导电涂层分为两段，第一段所述第二钛/金导电涂层的左侧上面有一个直角缺口(该直角缺口是金属层Ti/Au源极接触电极直角缺口)，所述直角缺口的根部向下延伸形成凹槽(该凹槽是金属层Ti/Au漏极掩模凹槽)，第一段所述第二钛/金导电涂层的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏级接触电极直角缺口)，第一段所述第二钛/金导电涂层的左部是源极Source，第一段所述第二钛/金导电涂层的右部是栅极Gate，第二段所述第二钛/金导电涂层的右侧上面有一个直角缺口(该直角缺口是金属层Ti/Au漏极接触电极直角缺口)，第二段所述第二钛/金导电涂层的右部是漏极Drain始于第一段所述第二氮化硅穿透涂层左侧的上面止于右侧的所述高阻区右侧涂覆有第三氮化硅穿透涂层，所述第三氮化硅穿透涂层开有三个沟槽(左侧的沟槽是Contact层源极掩模沟槽，中部的沟槽是Contact层珊极掩模沟槽，右侧的沟槽是Contact层漏极掩模沟槽)，三个所述沟槽将所述第三氮化硅穿透涂层分为四段，第二段所述第三氮化硅穿透涂层右侧的上面有一个直角缺口(该直角缺口是源极珊极直角缺口)，第四个所述第三氮化硅穿透涂层右侧的上面有一个直角缺口(该直角缺口是珊极漏极直角缺口)。所述硅基层的厚度为200nm；所述化镓电路层的厚度为200nm；所述氮化镓势垒层的厚度为75nm；所述氮化硅介质层的厚度为200nm；两个所述沟槽的槽宽相同；两个所述沟槽的槽宽为200nm；钛铝合金欧姆沟道的横截面形状呈“凹”字形；所述“凹”字形的两臂上部分别向外弯折九十度；左侧的所述高阻区小于所述右侧的所述高阻区；所述镍/金导电区包括下金层和上镍层；所述下金层的厚度为200nm；所述上镍层的厚度为45nm；所述第一氮化硅穿透涂层的平均厚度为200nm；第一钛/金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为460nm；所述上钛涂层的平均厚度为400nm；所述第二氮化硅穿透涂层的平均厚度为400nm；所述第二钛/金导电涂层包括下金涂层和上钛涂层；所述下金涂层的平均厚度为1900nm；所述上钛涂层的平均厚度为100nm；所述第三氮化硅穿透涂层12的平均厚度为400nm。所述硅基层由低阻硅材料制成；所述氮化镓电路层是外延层；所述的氮化鎵MISHEMT功率器件是N型二维电子气沟道，硅基金属氧化物栅极接触高电子迁移率晶体管。本专利技术的氮化鎵MISHEMT功率器件的结构与现有技术相比具有以下有益效果。1、本技术方案由于采用了包括从下至上依次结合在一起的硅基层、氮化镓电路层、氮化镓势垒层、氮化硅介质层，所述氮化硅介质层有两个沟槽(左侧的沟槽是源极欧姆沟槽，右侧的沟槽是漏级欧姆沟槽)，两个所述沟槽将所述氮化硅介质层分为三段，第一段所述氮化硅介质层的面积小于第二段所述氮化硅介质层的面积，第二段所述氮化硅介质层的面积小于第三段所述氮化硅介质层的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道，所述氮化镓电路层的左侧上部、所述氮化镓本文档来自技高网...

【技术保护点】
1.一种氮化鎵MISHEMT功率器件的结构，其特征在于：包括从下至上依次结合在一起的硅基层(1)、氮化镓电路层(2)、氮化镓势垒层(3)、氮化硅介质层(4)，所述氮化硅介质层(4)有两个沟槽，两个所述沟槽将所述氮化硅介质层(4)分为三段，第一段所述氮化硅介质层(4)的面积小于第二段所述氮化硅介质层(4)的面积，第二段所述氮化硅介质层(4)的面积小于第三段所述氮化硅介质层(4)的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道(6)，所述氮化镓电路层(2)的左侧上部、所述氮化镓势垒层(3)的左侧、第一段所述氮化硅介质层(4)的左侧通过离子注入隔离硅常氧工艺形成高阻区(5)，所述氮化镓电路层(2)的右侧上部、所述氮化镓势垒层(3)的右侧、第三段所述氮化硅介质层(4)的右侧通过离子注入隔离硅常氧工艺形成高阻区(5)，第二段所述氮化硅介质层(4)的上面中部偏左设置有镍/金导电区(7)，始于所述高阻区(5)的左侧上面止于第三段所述氮化硅介质层(4)的右侧上面涂覆有第一氮化硅穿透涂层(8)，所述第一氮化硅穿透涂层(8)位于两个所述钛铝合金欧姆沟道(6)的上面中部处于断开状态使所述第一氮化硅穿透涂层(8)分为三段，第一段所述第一氮化硅穿透涂层(8)的左侧上面有一个直角缺口，第二段所述第一氮化硅穿透涂层(8)的上面有两个凹槽，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道(6)和所述镍/金导电区(7)之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道(6)和所述镍/金导电区(7)之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层(8)的右侧上面有一个直角缺口，始于第一段所述第一氮化硅穿透涂层(8)左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层(8)右侧上面的直角缺口内涂覆有第一钛/金导电涂层(9)，所述第一钛/金导电涂层(9)位于第二段所述第一氮化硅穿透涂层(8)右侧所述凹槽内的中部处于断开状态使所述第一钛/金导电涂层(9)分为两段，第一段所述第一钛/金导电涂层(9)的左侧上面有一个直角缺口，第一段所述第一钛/金导电涂层(9)的中部有两个凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层(8)和第二段所述第一氮化硅穿透涂层(8)之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层(8)左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛/金导电涂层(9)的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层(8)和第三段所述第一氮化硅穿透涂层(8)之间的上方，始于第一段所述第一氮化硅穿透涂层(8)的左侧止于第三段所述第一氮化硅穿透涂层(8)的右侧涂覆有第二氮化硅穿透涂层(10)，所述第二氮化硅穿透涂层(10)位于第一段所述第一钛/金导电涂层(9)的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层(10)位于第二段所述第一钛/金导电涂层(9)凹槽内的中部处于断开状态，使所述第二氮化硅穿透涂层(10)分为三段，第二段所述第二氮化硅穿透涂层(10)的中部有两个凹槽，左侧所述凹槽位于第一段所述第一钛/金导电涂层(9)的右侧凹槽的上方，右侧所述凹槽位于第一段所述第一钛/金导电涂层(9)和第二段所述第一钛/金导电涂层(9)之间的上方，始于第一段所述第二氮化硅穿透涂层(10)左侧偏右止于第三段所述第二氮化硅穿透涂层(10)右侧偏右涂覆有第二钛/金导电涂层(11)，所述第二钛/金导电涂层(11)位于第二段所述第二氮化硅穿透涂层(10)右侧所述凹槽内的中部处于断开状态使所述第二钛/金导电涂层(11)分为两段，第一段所述第二钛/金导电涂层(11)的左侧上面有一个直角缺口，所述直角缺口的根部向下延伸形成凹槽，第一段所述第二钛/金导电涂层(11)的右侧上面有一个直角缺口，第一段所述第二钛/金导电涂层(11)的左部是源极(S)，第一段所述第二钛/金导电涂层(11)的右部是栅极(G)，第二段所述第二钛/金导电涂层(11)的右侧上面有一个直角缺口，第二段所述第二钛/金导电涂层(11)的右部是漏极(D)，始于第一段所述第二氮化硅穿透涂层(10)左侧的上面止于右侧的所述高阻区(5)右侧涂覆有第三氮化硅穿透涂层(12)，所述第三氮化硅穿透涂层(12)开有三个沟槽，三个所述沟槽将所述第三氮化硅穿透涂层(12)分为四段，第二段所述第三氮化硅穿透涂层(12)右侧的上面有一个直角缺口，第四个所述第三氮化硅穿透涂层(12)右侧的上面有一个直角缺口。...

【技术特征摘要】
1.一种氮化鎵MISHEMT功率器件的结构，其特征在于：包括从下至上依次结合在一起的硅基层(1)、氮化镓电路层(2)、氮化镓势垒层(3)、氮化硅介质层(4)，所述氮化硅介质层(4)有两个沟槽，两个所述沟槽将所述氮化硅介质层(4)分为三段，第一段所述氮化硅介质层(4)的面积小于第二段所述氮化硅介质层(4)的面积，第二段所述氮化硅介质层(4)的面积小于第三段所述氮化硅介质层(4)的面积，两个所述沟槽内分别设置有钛铝合金欧姆沟道(6)，所述氮化镓电路层(2)的左侧上部、所述氮化镓势垒层(3)的左侧、第一段所述氮化硅介质层(4)的左侧通过离子注入隔离硅常氧工艺形成高阻区(5)，所述氮化镓电路层(2)的右侧上部、所述氮化镓势垒层(3)的右侧、第三段所述氮化硅介质层(4)的右侧通过离子注入隔离硅常氧工艺形成高阻区(5)，第二段所述氮化硅介质层(4)的上面中部偏左设置有镍/金导电区(7)，始于所述高阻区(5)的左侧上面止于第三段所述氮化硅介质层(4)的右侧上面涂覆有第一氮化硅穿透涂层(8)，所述第一氮化硅穿透涂层(8)位于两个所述钛铝合金欧姆沟道(6)的上面中部处于断开状态使所述第一氮化硅穿透涂层(8)分为三段，第一段所述第一氮化硅穿透涂层(8)的左侧上面有一个直角缺口，第二段所述第一氮化硅穿透涂层(8)的上面有两个凹槽，左侧所述凹槽位于左侧所述钛铝合金欧姆沟道(6)和所述镍/金导电区(7)之间的上方，右侧所述凹槽位于右侧所述钛铝合金欧姆沟道(6)和所述镍/金导电区(7)之间的上方，左侧所述凹槽的宽度小于右侧所述凹槽的宽度，第三段所述第一氮化硅穿透涂层(8)的右侧上面有一个直角缺口，始于第一段所述第一氮化硅穿透涂层(8)左侧上面的直角缺口内止于第三段所述第一氮化硅穿透涂层(8)右侧上面的直角缺口内涂覆有第一钛/金导电涂层(9)，所述第一钛/金导电涂层(9)位于第二段所述第一氮化硅穿透涂层(8)右侧所述凹槽内的中部处于断开状态使所述第一钛/金导电涂层(9)分为两段，第一段所述第一钛/金导电涂层(9)的左侧上面有一个直角缺口，第一段所述第一钛/金导电涂层(9)的中部有两个凹槽，左侧所述凹槽位于第一段所述第一氮化硅穿透涂层(8)和第二段所述第一氮化硅穿透涂层(8)之间的上方，右侧所述凹槽位于第二段所述第一氮化硅穿透涂层(8)左侧所述凹槽的上方，右侧所述凹槽的深度小于左侧所述凹槽的深度，第二段所述第一钛/金导电涂层(9)的中部有一个凹槽，所述凹槽位于第二段所述第一氮化硅穿透涂层(8)和第三段所述第一氮化硅穿透涂层(8)之间的上方，始于第一段所述第一氮化硅穿透涂层(8)的左侧止于第三段所述第一氮化硅穿透涂层(8)的右侧涂覆有第二氮化硅穿透涂层(10)，所述第二氮化硅穿透涂层(10)位于第一段所述第一钛/金导电涂层(9)的左侧凹槽内的中部处于断开状态，所述第二氮化硅穿透涂层(10)位于第二段所述第一钛/金导电涂层(9)凹槽内的中部处...

【专利技术属性】
技术研发人员：窦祥峰，
申请(专利权)人：窦祥峰，
类型：发明
国别省市：北京,11