高ESD能力的低正向肖特基器件制造技术

本实用新型专利技术提供一种高ESD能力的低正向肖特基器件，其包括：衬底层、外延层、中间薄层、填充层以及欧姆接触层；外延层形成于衬底层的正面，外延层上设置有连续排列的沟槽结构，任一沟槽结构自外延层的表面纵向凹陷形成，任一沟槽结构的四周侧面保持垂直，沟槽结构的底部为凹陷设置的弧形面，四周侧面的下端与底部的弧形面平滑连接，沟槽内还设置有中间薄层，中间薄层限定的空间由填充层所填充，中间薄层、填充层的顶面与外延层的顶面相平，欧姆接触层形成于衬底层的背面。本实用新型专利技术通过改善沟槽结构的排列以及沟槽结构底部的形貌，同时平整沟槽结构中填充层的表面，可以与势垒金属更好的接触，从而达到提升器件抗静电能力的效果。

【技术实现步骤摘要】
高ESD能力的低正向肖特基器件
本技术涉及半导体
，尤其涉及一种高ESD能力的低正向肖特基器件。
技术介绍
低正向肖特基器件相对于平面结构的肖特基二极管增加了沟槽栅MOSFET结构，沟槽栅MOSFET的沟槽之间的表面形成肖特基接触，沟槽栅MOSFET用于在肖特基二极管的反向偏置时对沟槽之间的N型外延层进行横向耗尽，从而能够提高反向击穿电压，这样也能够采用更高掺杂浓度或更薄的N型外延层，从而能降低器件的正向导通电阻以及正向导通电压(VF)。传统低正向肖特基制造工艺，在Trench挖槽后，一般会在Trench中进行填充多晶，多晶填充高度高于Trench深度；然后再进行多晶刻蚀，但此种情况下容易造成Trench周围刻蚀不均匀的情况，导致低正向肖特基器件抗静电能力差，不能满足严格环境下的使用。因此，针对上述问题，有必要提出进一步地解决方案。
技术实现思路
本技术旨在提供一种高ESD能力的低正向肖特基器件，以克服现有技术中存在的不足。为解决上述技术问题，本技术的技术方案是：一种高ESD能力的低正向肖特基器件，其包括：衬底层、外延层、中间薄层、填充层以及欧姆接触层；所述外延层形成于所述衬底层的正面本文档来自技高网...

【技术保护点】
1.一种高ESD能力的低正向肖特基器件，其特征在于，所述低正向肖特基器件包括：衬底层、外延层、中间薄层、填充层以及欧姆接触层；所述外延层形成于所述衬底层的正面，所述外延层上设置有连续排列的沟槽结构，任一沟槽结构自所述外延层的表面纵向凹陷形成，任一所述沟槽结构的四周侧面保持垂直，所述沟槽结构的底部为凹陷设置的弧形面，四周侧面的下端与底部的弧形面平滑连接，所述沟槽内还设置有所述中间薄层，所述中间薄层限定的空间由所述填充层所填充，所述中间薄层、填充层的顶面与所述外延层的顶面相平，所述欧姆接触层形成于所述衬底层的背面。

【技术特征摘要】
1.一种高ESD能力的低正向肖特基器件，其特征在于，所述低正向肖特基器件包括：衬底层、外延层、中间薄层、填充层以及欧姆接触层；所述外延层形成于所述衬底层的正面，所述外延层上设置有连续排列的沟槽结构，任一沟槽结构自所述外延层的表面纵向凹陷形成，任一所述沟槽结构的四周侧面保持垂直，所述沟槽结构的底部为凹陷设置的弧形面，四周侧面的下端与底部的弧形面平滑连接，所述沟槽内还设置有所述中间薄层，所述中间薄层限定的空间由所述填充层所填充，所述中间薄层、填充层的顶面与所述外延层的顶面相平，所述欧姆接触层形成于所述衬底层的背面。2.根据权利要求1所述的高ESD能力的低正向肖特基器件，其特征在于，所述衬底层为硅衬底层。3.根据权利要求1所述的高ESD能...

【专利技术属性】
技术研发人员：许新佳，周炳，陈雨雁，赵承杰，夏凯，
申请(专利权)人：张家港意发功率半导体有限公司，
类型：新型
国别省市：江苏,32