一种横向功率MOS高压器件制造技术

本发明专利技术涉及一种横向功率MOS高压器件，包括多层衬底P型硅层、N型有源层和P型区，N型有源层设置于多层衬底P型硅层的上方，多层衬底P型硅层包括n层P型硅层，P型硅层的层数n为大于或等于2的整数，第n层P型硅层与第(n‑1)层P型硅层之间设有设有不连续的N+区，N+区与P型硅层衬底形成NP结，N型有源层与第n层P型硅层部分通过P型区接触。在常规的基于RESURF器件的基础上，通过在多层衬底P型硅层界面埋设不连续的N+区，使得衬底电势钉扎，在衬底中引入新的电场峰值，降低漏端下方主结电场，达到辅助衬底耗尽的目的；还使得N+区与P型硅层衬底形成的NP结的纵向电场值降低，从而在保证器件不击穿的条件下达到优化器件横向电场的目的。

【技术实现步骤摘要】
一种横向功率MOS高压器件
本专利技术属于功率半导体器件
，具体涉及一种横向功率MOS高压器件。
技术介绍
横向功率LDMOS器件，即横向双扩散金属-氧化物-半导体器件，其广泛应用于功率集成领域，但是对于如何提高器件的击穿电压一直是人们长期关注的焦点问题之一，现有技术中提供了众多解决该问题的方案，其中RESURF(ReducedSurfaceField,降低表面电场)技术和结终端技术(如横向变掺杂技术、表面降场层技术)是较为常用的技术。图1为典型的RESURF技术LDMOS器件结构，其中1为第1层P型衬底，4为N型有源层，7为衬底电极，8为漏N+区，9为漏电极，10为源P+区，11为源N+区，12多晶硅栅，13为栅氧化硅层，14为P-Body区，16为场氧化硅层，17为源电极。关态时，衬底电极和源电极接地，漏电极接高压，该结构当外延层全部耗尽时，外延层耗尽区电场与衬底耗尽区电场相互抵消，降低了表面电场，使击穿点由横向PN结表面转移到体内，达到提高击穿电压和降低比导通电阻的效果。相关具体内容可见参考文献：J.A.AppelsandH.M.J.Vaes,High-voltagethinlayerdevices,IEDMTech.Dig.,1979,pp.238-241；S.Y.Han,H.W.Kim,andS.K.Chung,SurfacefielddistributionandbreakdownvoltageofRESURFLDMOSFETs,MicroelectronicsJournal,2001,31(8),pp.685-688。在RESURF结构基础上，双RESURF(Double-RESURF)结构被提出，见图2，其中1为第1层P型衬底，4为N型有源层，7为衬底电极，8为漏N+区，9为漏电极，10为源P+区，11为源N+区，12多晶硅栅，13为栅氧化硅层，14为P-Body区，16为场氧化硅层，17为源电极，18为P-top降场层。与单RESURF相比，双RESURF是在漂移区表面加一个P-top降场层，该P-top层辅助耗尽N-漂移区，在满足RESURF条件时使得N漂移区掺杂浓度进一步提高，从而获得更小的导通电阻，同时降场层的存在可优化器件横向电场，获得高的击穿电压。相关内容可见参考文献：SouzaM.M.D.,NarayananE.M.S.,DoubleRESURFtechnologyforHVIC,ElectronicsLetters,1996,Vol.32,No.12,pp.1092-1093；HardikarS.,SouzaM.M.D.,XuY.Z.,etal.,AnoveldoubleRESURFLDMOSforHVIC’s,MicroelectronicsJournal,2004,Vol.35,No.3,pp.305-310。基于横向变掺杂技术的LDMOS结构可参见图3，其中，1为第1层P型衬底，7为衬底电极，8为漏N+区，9为漏电极，10为源P+区，11为源N+区，12多晶硅栅，13为栅氧化硅层，14为P-Body区，16为场氧化硅层，17为源电极，19为横向变掺杂的N型有源层。其概念N型有源层由源自漏逐渐增厚，在反向偏置电压可获得均匀的横向电场分布，获得高的击穿电压。详见文献Hardikar,S.,Tadikonda,R.,Green,D.W.,Vershinin,K.V.,andNarayanan,E.M.S..Realizinghigh-voltagejunctionisolatedLDMOStransistorswithvariationinlateraldoping,IEEETrans.ElectronDevices,2004,51,(12),pp.2223–2228。目前典型的常规LDMOS器件在阻断状态时，衬底电势过于集中，从而影响器件击穿电压的进一步提高，如何通过新器件结构的设计以获得高的击穿电压仍然是LDMOS领域内世界范围内的研究热点。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有高击穿电压的横向功率MOS高压器件。本专利技术解决上述技术问题的技术方案如下：一种横向功率MOS高压器件，包括多层衬底P型硅层、N型有源层和P型区，N型有源层设置于多层衬底P型硅层的上方，多层衬底P型硅层包括n层P型硅层，P型硅层的层数n为大于或等于2的整数，第n层P型硅层与第(n-1)层P型硅层之间设有设有不连续的N+区，N+区与P型硅层衬底形成NP结，N型有源层与第n层P型硅层部分通过P型区接触。本专利技术的有益效果是：在常规的基于RESURF器件的基础上，通过在多层衬底P型硅层界面埋设不连续的N+区，使得衬底电势钉扎，引入不连续N+区，一方面在衬底中引入新的电场峰值，降低漏端下方主结电场，达到辅助衬底耗尽的目的；另一方面使得N+区与P型硅层衬底形成的NP结的纵向电场值降低，从而在保证器件不击穿的条件下达到优化器件横向电场的目的，这两方面同时达到了提高器件耐压能力的效果。在上述技术方案的基础上，本专利技术还可以做如下改进。进一步，N型有源层包括P-Body区和漏N+区，P-Body区底部与P型区接触，P-Body区内设有源N+区和源P+区，紧贴源N+区和源P+区的上方设置有源电极，紧贴漏N+区上方设置有漏电极，源电极与漏电极之间设置有场氧化硅层，场氧化硅层内设有多晶硅栅，紧贴多晶硅栅下表面设置有栅氧化硅层，P-Body区同时与源P+区、源N+区和栅氧化硅层接触。采用上述进一步方案的有益效果是通过进一步优化漂移区横向电场，提高了器件的击穿电压。进一步，N型有源层为Si、SiC、GaN半导体材料中的一种或多种。进一步，不连续的多个N+区的宽度可以设定为相等的，也可以设置为不相等的，具体的宽度可以根据实际需要合理设定，且不连续的多个N+区的间距可以设定为等间距的，也可以设定为不等间距的，具体的间距可以结合实际需要合理设定。进一步，多层衬底P型硅层中的n层P型硅层的厚度可以是相等的，也可以不相等，掺杂浓度也可以是相等或者不相等的，具体根据实际需要合理设定。附图说明图1为常规单RESURFLDMOS器件结构示意图；图2为具有P型降场层的双RESURFLDMOS器件结构示意图；图3为横向变掺杂LDMOS器件结构示意图；图4为本专利技术具有n层P型硅层的横向功率MOS器件结构示意图；图5为本专利技术具有2层P型硅层的横向功率MOS器件结构示意图；图6为本专利技术横向功率MOS器件击穿时的等势线分布图；图7为常规器件结构击穿时的等势线分布图；图8为本专利技术横向功率MOS器件在n为3时击穿时刻的等势线分布图。附图中，各标号所代表的部件列表如下：1、第1层P型硅层，2、多层衬底P型硅层，3、第n层P型硅层，4、N型有源层，5、第1层不连续的N+区，6、第(n-1)层不连续的N+区，7、衬底电极，8、漏N+区，9、漏电极，10、源P+区，11、源N+区，12、多晶硅栅，13、栅氧化硅层，14、为P-Body区，15、P型区，16、场氧化硅层，17、源电极，18、P-top层，19、横向变掺杂的N型有源层。具体实施方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围本文档来自技高网...

【技术保护点】
1.一种横向功率MOS高压器件，其特征在于，包括多层衬底P型硅层、N型有源层和P型区，所述N型有源层设置于多层衬底P型硅层的上方，所述多层衬底P型硅层包括n层P型硅层，所述P型硅层的层数n为大于或等于2的整数，第n层P型硅层与第(n‑1)层P型硅层之间设有不连续的N+区，所述N+区与所述P型硅层衬底形成NP结，所述N型有源层与第n层P型硅层部分通过P型区接触。

【技术特征摘要】
1.一种横向功率MOS高压器件，其特征在于，包括多层衬底P型硅层、N型有源层和P型区，所述N型有源层设置于多层衬底P型硅层的上方，所述多层衬底P型硅层包括n层P型硅层，所述P型硅层的层数n为大于或等于2的整数，第n层P型硅层与第(n-1)层P型硅层之间设有不连续的N+区，所述N+区与所述P型硅层衬底形成NP结，所述N型有源层与第n层P型硅层部分通过P型区接触。2.根据权利要求1所述一种横向功率MOS高压器件，其特征在于，所述N型有源层包括P-Body区和漏N...

【专利技术属性】
技术研发人员：胡盛东，黄野，杨冬，袁琦，郭经纬，林智，
申请(专利权)人：重庆大学，
类型：发明
国别省市：重庆,50