【技术实现步骤摘要】
存储电路
本专利技术涉及一种存储电路。
技术实现思路
本专利技术的目的是针对现有技术存在的问题提供一种存储电路，包括第一存储电路，由第一管芯或者一组堆叠管芯形成，所述第一存储电路包括P组第一类型的存储单元，每组所述第一类型的存储单元都具有Q个输入/输出(I/O)端，P和Q是大于1的整数；第二存储电路，由第二管芯形成，所述第二存储电路包括D组第二类型的存储单元，所述第二类型的存储单元比所述第一类型的存储单元具有更快的读取速度，并且每组所述第二类型的存储单元都包括P个所述第二类型的Q*N存储单元的子集，所述第二类型的存储单元的P个子集中的每一个子集都与所述P组第一类型的存储单元中对应的一组相关联，D和N是正整数。附图说明图1为本专利技术的结构示意图。具体实施方式如图1所示，计算系统100具有处理单元110，存储电路120，以及统指示为电路块130的其他外围电路。在一些实施例中，其他外围电路包括输入/输出电路、显示单元、网络接口电路和/或诸如硬盘驱动器或者光盘驱动器的存储器件。在一些实施例中，处理单元110包括单个处理器。在一些其他实施例中，处理单元110包括两个以上处理器。在一些其他实施例中，存储电路120是静态随机存取存储器(SRAM)，动态随机存取存储器(DRAM)或者非易失性存储器。在许多应用中，处理单元110和存储电路120要求不同的复杂性和电特性，因此在相同的管芯上和/或根据相同的制造工艺制造处理单元110和存储电路120并不经济可行。
【技术保护点】
1.一种存储电路，其特征在于，包括第一存储电路，由第一管芯或者一组堆叠管芯形成，所述第一存储电 路包括P组第一类型的存储单元，每组所述第一类型的存储单元都具有Q 个输入/输出(I/O)端，P和Q是大于1的整数；第二存储电路，由第二管芯形成，所述第二存储电路包括D组第二类 型的存储单元，所述第二类型的存储单元比所述第一类型的存储单元具有 更快的读取速度，并且每组所述第二类型的存储单元都包括P个所述第二 类型的Q*N存储单元的子集，所述第二类型的存储单元的P个子集中的每 一个子集都与所述P组第一类型的存储单元中对应的一组相关联，D和N 是正整数。
【技术特征摘要】
1.一种存储电路，其特征在于，包括第一存储电路，由第一管芯或者一组堆叠管芯形成，所述第一存储电路包括P组第一类型的存储单元，每组所述第一类型的存储单元都具有Q个输入/输出(I/O)端，P和Q是大于1的整数；第二存储电路，由第二管芯形成，所述第二存储电路包括D组第二类...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。