一种延迟锁相环、时钟系统和通信设备技术方案

本实用新型专利技术适用于半导体集成电路设计领域，提供了一种延迟锁相环、时钟系统和通信设备。所述延迟锁相环包括鉴相器、电荷泵、可编程滤波电容和可编程延迟链；可编程延迟链在电荷泵输出的第二电压信号的控制下对输入参考信号产生延迟并输出6个等时间延迟的第一输出信号、第二输出信号、第三输出信号、第四输出信号、第五输出信号和第六输出信号；其中第六输出信号作为反馈信号输入至鉴相器，形成一个环路；可编程滤波电容根据第一多位宽数据值确定电容值，以改变环路带宽和锁定时间；可编程延迟链根据第二多位宽数据和第三多位宽数据确定延迟调节增益和延迟调节范围。本实用新型专利技术方案简单，电路规模小，易于片上集成，锁定范围宽，相位误差与相位噪声低。

A Delay Phase-Locked Loop, Clock System and Communication Equipment

The utility model is suitable for the field of semiconductor integrated circuit design, and provides a delay phase locked loop, a clock system and a communication device. The delay phase-locked loop includes a phase discriminator, a charge pump, a programmable filter capacitor and a programmable delay chain; the programmable delay chain generates a delay to the input reference signal under the control of the second voltage signal output by the charge pump and outputs six equal time-delay first output signals, second output signals, third output signals, fourth output signals, fifth output signals and sixth output signals. The sixth output signal is input to the phase discriminator as a feedback signal to form a loop; the programmable filter capacitor determines the capacitance value according to the first multi-bit wide data value to change the loop bandwidth and lock-in time; and the programmable delay chain determines the delay adjustment gain and delay adjustment range based on the second multi-bit wide data and the third multi-bit wide data. The utility model has the advantages of simple scheme, small circuit scale, easy on-chip integration, wide locking range, low phase error and phase noise.

【技术实现步骤摘要】
一种延迟锁相环、时钟系统和通信设备
本技术属于半导体集成电路设计领域，尤其涉及一种延迟锁相环、时钟系统和通信设备。
技术介绍
延迟锁相环是时钟系统中的重要部件，其主要指标有锁定范围、相位误差和相位噪声。其中，锁定范围决定了延迟锁相环的通用性。在同一个时钟系统中往往有好几种频率范围需要用到延迟锁相环。在常见的延迟锁相环中，延迟锁相环的锁定范围往往被相位误差与延迟单元的延迟范围限制。根据单级反相器的延迟特性，延迟的大小与尾电流和负载电容大小有关。负载电容越大，延迟越大；尾电流越大，延迟越小。要使延迟变化范围越大，尾电流变化范围就得越大。但通常的尾电流的调节是由电荷泵的输出电压控制的。电荷泵的输出电压变化范围受限于电荷泵的充放电电流失配。输出电压的调节作用很难做到保持电荷泵充放电电流失配较小的同时取得较大的尾电流变化范围。因此限制了延迟锁相环的锁定范围。现有技术中有采用双延迟链来拓宽锁定范围，同时保持低相差。如论文“AnAll-AnalogMultiphaseDelay-LockedLoopUsingaReplicaDelayLineforWide-RangeOperationandLow-JitterPerformance(IEEEJSSCVOL35,NO.3,MARCH2000)”中采用了两个延迟链，一个延迟链是主延迟链，另一个延迟链是辅助延迟链。同时还有两控制链路，分别控制主延迟链和辅助延迟链。辅助链路的控制链路提供与频率范围相关的延迟链控制电压，主延迟链的控制链路只需要提供微调电压。这样虽然拓宽了锁定范围，但是额外的延迟链及其控制链路，明显增加了电路的复杂度。而且这样的方法容易导致更大的相位噪声。
技术实现思路
本技术的目的在于提供一种延迟锁相环、时钟系统和通信设备，旨在解决现有技术中采用双延迟链来拓宽锁定范围并保持低相差，但是电路的复杂度高且容易导致更大的相位噪声的问题。第一方面，本技术提供了一种延迟锁相环，所述延迟锁相环包括鉴相器、电荷泵、可编程滤波电容和可编程延迟链；其中，鉴相器对输入参考信号CLKIN和反馈信号ph[6]进行相位比较，输出第一电压信号Vcp给电荷泵；电荷泵对可编程滤波电容进行充放电并输出第二电压信号Vctrl给可编程延迟链；可编程延迟链在电荷泵输出的第二电压信号Vctrl的控制下对输入参考信号CLKIN产生延迟并输出6个等时间延迟的第一输出信号ph[1]、第二输出信号ph[2]、第三输出信号ph[3]、第四输出信号ph[4]、第五输出信号ph[5]和第六输出信号ph[6]；其中第六输出信号ph[6]作为反馈信号输入至鉴相器，形成一个环路；可编程滤波电容根据第一多位宽数据m[2:0]值确定电容值，以改变环路带宽和锁定时间；可编程延迟链根据第二多位宽数据ITC[2:0]和第三多位宽数据C[2:0]确定延迟调节增益和延迟调节范围。进一步地，所述延迟锁相环还包括启动控制器，启动控制器根据输入参考信号CLKIN和可编程延迟链输出的第四输出信号ph[4]和第六输出信号ph[6]来判断是否产生假锁，如果产生假锁，则将第一电压信号Vcp拉到电源电压使整个环路恢复到初态。第二方面，本技术提供了一种时钟系统，所述时钟系统包括上述的延迟锁相环。第三方面，本技术提供了一种通信设备，所述通信设备包括上述的时钟系统。在本技术中，由于延迟锁相环采用可编程滤波电容和可编程延迟链，其中，可编程滤波电容使得延迟锁相环环路的带宽能够根据工作频率范围进行更灵活的调整，这使得延迟锁相环的相位噪声在整个锁定范围内更低。可编程延迟链使延迟锁相环在低抖动的特性不变的同时拥有更宽的锁定范围和更低的相位误差。另外，由于延迟锁相环还包括启动控制器，因此消除了限制锁定范围的假锁问题，使延迟锁相环总能够正确锁定更宽的频率范围。本技术能够根据工作频率范围，合理选择延迟单元的尾电流变化范围与负载电容大小，使电荷泵的输出电压在电荷泵充放电电流失配较小的输出电压范围内，进而取得更低的相位误差。本技术方案简单，电路规模小，易于片上集成，锁定范围宽，相位误差与相位噪声低，非常适合需要多种频率范围且低抖动多相位时钟的时钟系统应用领域。附图说明图1是本技术实施例提供的延迟锁相环的结构示意图。图2是本技术实施例提供的延迟锁相环的电荷泵的一个实施例示意图。图3是本技术实施例提供的延迟锁相环的可编程滤波电容的一个实施例示意图。图4是本技术实施例提供的延迟锁相环的可编程延迟链的总体框图。图5是本技术实施例提供的延迟锁相环的可编程延迟链的可编程延迟单元的一个实施例示意图。图6是本技术实施例提供的延迟锁相环的启动控制器的一个实施例示意图。图7是本技术实施例提供的延迟锁相环的启动控制器的时序图。具体实施方式为了使本技术的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。为了说明本技术所述的技术方案，下面通过具体实施例来进行说明。请参阅图1，本技术实施例提供的延迟锁相环包括鉴相器10、电荷泵12、可编程滤波电容13和可编程延迟链14；其中，鉴相器10对输入参考信号CLKIN和反馈信号ph[6]进行相位比较，输出第一电压信号Vcp给电荷泵12；电荷泵12对可编程滤波电容13进行充放电并输出第二电压信号Vctrl给可编程延迟链14；可编程延迟链14在电荷泵12输出的第二电压信号Vctrl的控制下对输入参考信号CLKIN产生延迟并输出6个等时间延迟的第一输出信号ph[1]、第二输出信号ph[2]、第三输出信号ph[3]、第四输出信号ph[4]、第五输出信号ph[5]和第六输出信号ph[6]；其中第六输出信号ph[6]作为反馈信号输入至鉴相器10，形成一个环路；可编程滤波电容13根据第一多位宽数据m[2:0]值确定电容值，以此来改变环路带宽和锁定时间；可编程延迟链14根据第二多位宽数据ITC[2:0]和第三多位宽数据C[2:0]确定延迟调节增益和延迟调节范围。在本技术实施例中，延迟锁相环还可以包括启动控制器11，启动控制器11根据输入参考信号CLKIN和可编程延迟链14输出的第四输出信号ph[4]和第六输出信号ph[6]来判断是否产生假锁，如果产生假锁，则将第一电压信号Vcp拉到电源电压使整个环路恢复到初态。在本技术实施例中，鉴相器10可以是一个异或门，当延迟锁相环进入锁定状态时，第一电压信号Vcp变成一个占空比为50％的周期时钟信号。请参阅图2，电荷泵包括第一尾电流源lcp1、第二尾电流源lcp2、PMOS开关MP1和NMOS开关MN1，PMOS开关MP1和NMOS开关MN1都由鉴相器10输出的第一电压信号Vcp控制；PMOS开关MP1的门极接鉴相器10输出的第一电压信号Vcp，源极接第一尾电流源lcp1，PMOS开关MP1的漏极接NMOS开关MN1的漏极，作为输出端输出第二电压信号Vctrl；NMOS开关MN1的门极接鉴相器10输出的第一电压信号Vcp，源极接第二尾电流源lcp2。当第一电压信号Vcp为高时，NMOS开关MN1导通，PMOS开关MP1关闭，本文档来自技高网...

【技术保护点】
1.一种延迟锁相环，其特征在于，所述延迟锁相环包括鉴相器、电荷泵、可编程滤波电容和可编程延迟链；其中，鉴相器对输入参考信号CLKIN和反馈信号ph[6]进行相位比较，输出第一电压信号Vcp给电荷泵；电荷泵对可编程滤波电容进行充放电并输出第二电压信号Vctrl给可编程延迟链；可编程延迟链在电荷泵输出的第二电压信号Vctrl的控制下对输入参考信号CLKIN产生延迟并输出6个等时间延迟的第一输出信号ph[1]、第二输出信号ph[2]、第三输出信号ph[3]、第四输出信号ph[4]、第五输出信号ph[5]和第六输出信号ph[6]；其中第六输出信号ph[6]作为反馈信号输入至鉴相器，形成一个环路；可编程滤波电容根据第一多位宽数据m[2:0]值确定电容值，以改变环路带宽和锁定时间；可编程延迟链根据第二多位宽数据ITC[2:0]和第三多位宽数据C[2:0]确定延迟调节增益和延迟调节范围。

【技术特征摘要】
1.一种延迟锁相环，其特征在于，所述延迟锁相环包括鉴相器、电荷泵、可编程滤波电容和可编程延迟链；其中，鉴相器对输入参考信号CLKIN和反馈信号ph[6]进行相位比较，输出第一电压信号Vcp给电荷泵；电荷泵对可编程滤波电容进行充放电并输出第二电压信号Vctrl给可编程延迟链；可编程延迟链在电荷泵输出的第二电压信号Vctrl的控制下对输入参考信号CLKIN产生延迟并输出6个等时间延迟的第一输出信号ph[1]、第二输出信号ph[2]、第三输出信号ph[3]、第四输出信号ph[4]、第五输出信号ph[5]和第六输出信号ph[6]；其中第六输出信号ph[6]作为反馈信号输入至鉴相器，形成一个环路；可编程滤波电容根据第一多位宽数据m[2:0]值确定电容值，以改变环路带宽和锁定时间；可编程延迟链根据第二多位宽数据ITC[2:0]和第三多位宽数据C[2:0]确定延迟调节增益和延迟调节范围。2.如权利要求1所述的延迟锁相环，其特征在于，所述延迟锁相环还包括启动控制器，启动控制器根据输入参考信号CLKIN和可编程延迟链输出的第四输出信号ph[4]和第六输出信号ph[6]来判断是否产生假锁，如果产生假锁，则将第一电压信号Vcp拉到电源电压使整个环路恢复到初态。3.如权利要求1所述的延迟锁相环，其特征在于，所述电荷泵包括第一尾电流源lcp1、第二尾电流源lcp2、PMOS开关MP1和NMOS开关MN1，PMOS开关MP1和NMOS开关MN1都由鉴相器输出的第一电压信号Vcp控制；PMOS开关MP1的门极接鉴相器输出的第一电压信号Vcp，源极接第一尾电流源lcp1，PMOS开关MP1的漏极接NMOS开关MN1的漏极，作为输出端输出第二电压信号Vctrl；NMOS开关MN1的门极接鉴相器输出的第一电压信号Vcp，源极接第二尾电流源lcp2。4.如权利要求1所述的延迟锁相环，其特征在于，所述可编程滤波电容包含三个电容和分别与三个电容串联的三个开关，每个电容的一端分别接电源电压VDDA，每个电容的另一端分别接一个开关，三个电容分别被与其串联的开关控制；三个开关分别接电荷泵的第二电压信号Vctrl，三个开关分别被第一多位宽数据m[2:0]控制。5.如权利要求1所述的延迟锁相环，其特征在于，所述可编程延迟链包括...

【专利技术属性】
技术研发人员：郭逸夫，刘敬波，刘俊秀，胡江鸣，石岭，
申请(专利权)人：深圳开阳电子股份有限公司，
类型：新型
国别省市：广东,44