一种二分频电路及集成电路制造技术

本发明专利技术提供了一种二分频电路，该电路包括：两个第一逻辑控制单元、两个第二逻辑控制单元、两个控制端使能电平不同的电平保持与开关切换单元和一个逻辑综合输出驱动单元。该二分频电路通过改变前后级电路的状态，可有效减少竞争冒险现象，并减少信号到输出的传输延时，实现高速分频。具有结构简单，速度快的优点。

【技术实现步骤摘要】

本专利技术属于集成电路设计，特别涉及一种模拟的二分频电路及集成电路。

技术介绍

1、常见的高速二分频器使用tspc(true single phase clock，真单相时钟分频器)、cml(current mode logic，电流模逻辑)等电路实现高速时钟的分频。tspc电路，器件数量少，可实现较小的芯片面积，采用预充电设计可达到很高的工作速度，但是由于采用单相时钟，抗噪声性能也不好。cml分频器基于全差分源极耦合电路设计，通过改变前后级的触发-锁存状态实现二分频，但其管子尺寸一般较大，并且需要尾部偏置电流的设计，进一步增加了面积。而普通的锁存结构的分频器由于电路结构会产生竞争冒险现象，在高频下并不适用。

2、如何在集成电路设计中提供一种简便高速的二分频电路是目前亟待解决的一个问题。

技术实现思路

1、有鉴于此，本专利技术提供了一种二分频电路及集成电路用于解决现有技术的不足。

2、为达到上述目的，本专利技术采用如下技术方案：

3、本专利技术实施例提供了一种二分频电路，包本文档来自技高网...

【技术保护点】

1.一种二分频电路，其特征在于，包括：两个第一逻辑控制单元、两个第二逻辑控制单元、两个控制端使能电平不同的电平保持与开关切换单元和一个逻辑综合输出驱动单元；

2.根据权利要求1所述的二分频电路，其特征在于，所述第一逻辑控制单元包括：反相器和电平控制开关；所述反相器的输出端连接所述电平控制开关的输入端；所述反相器的输入端作为输入A端；所述电平控制开关的输出端作为输出B端；所述电平控制开关的电平控制端作为K端；所述电平控制开关在高电平时导通，低电平时断开。

3.根据权利要求1所述的二分频电路，其特征在于，所述第二逻辑控制单元包括：反相器和电平控制开关；所述反相器的输出...

【技术特征摘要】

1.一种二分频电路，其特征在于，包括：两个第一逻辑控制单元、两个第二逻辑控制单元、两个控制端使能电平不同的电平保持与开关切换单元和一个逻辑综合输出驱动单元；

2.根据权利要求1所述的二分频电路，其特征在于，所述第一逻辑控制单元包括：反相器和电平控制开关；所述反相器的输出端连接所述电平控制开关的输入端；所述反相器的输入端作为输入a端；所述电平控制开关的输出端作为输出b端；所述电平控制开关的电平控制端作为k端；所述电平控制开关在高电平时导通，低电平时断开。

3.根据权利要求1所述的二分频电路，其特征在于，所述第二逻辑控制单元包括：反相器和电平控制开关；所述反相器的输出端连接所述电平控制开关的输入端；所述反相器的输入端作为输入d端；所述反相器的输出端作为输出e端；所述电平控制开关的输出端作为输出c端；所述电平控制开关的电平控制端作为k端；所述电平控制开关在高电平时断开，低电平时导通。

4.根据权利要求2或3任一所述的二分频电路，其特征在于，所述电平控制开关为传输门。

5.根据权利要求1所述的二分频电路，其特征在于，所述逻辑综合输出驱动单元包括：第一反相器、第二反相器、第三反相器、第四反相器、第五反相器；所述第一反相器的输入端和所述第二反相器的输入端作为逻辑综合输出驱动单元的两输入端；所述第一反相器的输出端与第三反相器的输出端、第四反相器的输入端、第五反相器的输入端均相连；所述第二反相器的输出端与第三反相器的输入端、第四反相器的输出端均相连；所述第五反相器的输出端作为逻辑综合输出驱动单元的二倍频信号输出端。

6.根据权利要求1所述的二分频电路，其特...

【专利技术属性】
技术研发人员：翟云鹏，王雅君，
申请(专利权)人：深圳开阳电子股份有限公司，
类型：发明
国别省市：