集成FPGA和人工智能模块的系统芯片及设计方法技术方案

一种集成FPGA和人工智能AI模块的系统芯片及其设计方法。在实施例中，系统芯片包括：AI模块，包括排列成二维阵列的多个处理单元，各处理单元能够完成逻辑和/或乘加运算；FPGA模块；接口模块，用于将FPGA模块和AI模块连通；其中，AI模块和FPGA模块具有各自的绕线资源。将FPGA与AI模块集成在同一芯片上时，AI模块的输出/输入信号可以很好的找到相应的FPGA连接点。FPGA模块可以高速提供大量的数据到AI模块，配合其高带宽处理能力。

【技术实现步骤摘要】
集成FPGA和人工智能模块的系统芯片及设计方法
本专利技术涉及集成电路
，尤其涉及一种集成FPGA和人工智能模块的系统芯片及其设计方法。
技术介绍
近年来，人工智能迎来一波发展浪潮。人工智能是研究使计算机来模拟人的某些思维过程和智能行为(如学习、推理、思考、规划等)的学科，主要包括计算机实现智能的原理、制造类似于人脑智能的计算机，使计算机能实现更高层次的应用。当前，人工智能模块由处理器通过总线来进行访问控制，而总线是有一定的带宽限制，这样的架构难以适应AI模块的大带宽需求。
技术实现思路
根据第一方面，提供一种系统芯片，包括：AI模块，包括排列成二维阵列的多个处理单元，各处理单元能够完成逻辑和/或乘加运算；FPGA模块；接口模块，用于将FPGA模块和AI模块连通；其中，AI模块和FPGA模块具有各自的绕线资源。优选地，AI模块嵌入FPGA模块中并且采用FPGA模块的部分绕线结构作为自身的绕线结构。优选地，AI模块包括设置在输入侧/方的输入复用器，用于将相对侧/方的第二边缘处理单元的输出耦合到输入侧/方的第一边缘处理单元。优选地，第一边缘处理单元和第二边缘处理单元位于同一行/列。优选地，第一边缘处理单元和第二边缘处理单元分别属于相邻的行/列。优选地，接口模块包括绕线(XBAR)模块，用于提供AI模块的输入和/或输出端到FPGA模块的耦合。优选地，接口模块包括FIFO模块，用于将AI模块的输入和/或输出端耦合到FPGA模块的绕线模块(XBAR)上；FIFO模块的写、读时钟各自对应于FPGA模块与AI模块。优选地，接口模块包括同步器，用于将AI模块的输入端和/或输出端与FPGA模块的绕线模块耦合在一起。优选地，接口模块是FPGA内带的接口模块。优选地，处理单元包括：第一输入复用器和第二输入复用器，用于各自接收沿第一维度和第二维度不同方向的输入数据，并且第一输入复用器选通至少一个数据，送入可编程功能单元的输入端，第二输入复用器选通至少一个数据，送入可编程功能单元的另一个输入端；可编程功能单元，用于对第一输入复用器和第二输入复用器分别选通的数据进行逻辑和/或算法运算；然后，该运算结果寄存在寄存器中；输出复用器，用于对寄存器中寄存的运算结果和第一输入复用器所选通的输入数据进行选通输出，该输出可以沿第一维度和第二维度不同方向输出。优选地，FPGA模块为输入和/或输出AI模块的数据提供流水线寄存器、数据信号的对齐，数据排列，数据复用功能。根据第二方面，提供一种FPGA系统芯片的设计方法，该方法包括：设计FPGA模块并且进行布局布线；所述FPGA模块包括多个绕线模块；设计AI模块并且进行综合优化；确定AI模块嵌入在FPGA模块中的位置并且保留在所述位置处的FPGA模块原有的绕线模块，去除所述位置处的FPGA模块的功能单元；利用标准单元库经由自动布局布线实现AI模块的布局布线。将FPGA与AI模块集成在同一芯片上时，AI模块的输出/输入信号可以很好的找到相应的FPGA连接点。FPGA可以高速提供大量的数据到AI模块，配合其高带宽处理能力。附图说明图1是根据本专利技术实施例的系统芯片的结构示意图；图2是FPGA电路的结构示意图；图3是人工智能模块的结构示意图；图4是处理单元的示意图；图5是另一种人工智能模块的结构示意图；图6是又一种人工智能模块的结构示意图；图7示意了一种在FPGA阵列中嵌入AI模块的方法的示意图。具体实施方式为使本专利技术实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。在本申请的描述中，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。图1是根据本专利技术实施例的系统芯片的结构示意图。如图1所示，系统芯片上集成有至少一个FPGA模块和至少一个人工智能模块。各FPGA模块可实现逻辑、计算、控制等各种功能。FPGA利用小型查找表(例如，16×1RAM)来实现组合逻辑，各查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能。人工智能(AI)模块可实现或加速经预先选定的特定AI功能，它包括人工智能(ArtificialIntelligence，AI)、深度学习(DeepLearning，DL)、机器学习(MachineLearning，ML)等各种算法或加速算法中某一步骤的特定功能(例如卷积Convolution,矩阵Matrix/张量运算TensorOperation等)。人工智能(AI)部分包含由多个功能模块(FU)组成的阵列。FPGA模块和AI模块通过接口模块连通，以便交换信号或数据。接口模块可以是额外的电路模块，也可以是FPGA内带的接口模块，或者同时有两者。接口模块可以是XBAR模块，XBAR模块例如由多个选择器(Multiplexer)和选择位元组成。接口模块也可以是FIFO(先进先出)。FPGA模块与人工智能模块可以由不同步的时钟CLK1,CLK2分别驱动，俩者分属不同时钟域。信号穿越时钟域时需要经过同步。人工智能模块的输出/输入端经由FIFO(先进先出)连接到相邻FPGA模块内的绕线资源的XBAR上。接口模块也可以是同步器。在一个例子中，同步器由2个触发器(Flip-Flop或FF)串连而成；在从FPGA到AI模块的数据流动的情况下，数据从FPGA模块的工作在CLK1下的某个寄存器输出，然后经工作在与AI模块相同工作时钟CLK2下的两个触发器输出到AI模块；在从相反方向的从AI到FPGA模块的数据流动的情况下，数据从AI模块的工作在CLK2下的某个寄存器输出，然后经工作在与FPGA模块相同工作时钟CLK1下的两个触发器输出到FPGA模块。FPGA模块可以为AI模块传输数据，提供控制。FPGA模块可以包含有可配置的输出、输入管脚(可配置输入/输出，Conf.IO)，根据需要配置成系统所需的输出或输入。AI模块可以含有固定功能的输出(或输入)固定输入/输出(FIXIO)。另，也可包含可配置的输入输出(ConfigurableIO)。FPGA模块与AI模块亦可共享片上的其它资源，如处理器、存储、接口、时钟、特殊IO、各种片上外设、配置和测试电路。FPGA模块和人工智能模块的大小并无限定，在设计时由实际应用决定。在占用芯片布局方面，一般是安排FPGA模块与人工智能模块相邻。FPGA模块和AI模块可以并排放置，此时FPGA模块可以为AI模块传输数据，提供控制。AI模块也可以嵌入FPGA模块之中；比如，FPGA模块较大，人工智能模块较小的情况时，亦可在大片的FPGA模块中挖空一窗口，内置入人本文档来自技高网...

【技术保护点】
1.一种系统芯片，包括：人工智能AI模块，包括排列成二维阵列的多个处理单元(PE)，各处理单元能够完成逻辑和/或乘加运算；FPGA模块；接口模块，用于将FPGA模块和AI模块连通；其中，AI模块和FPGA模块具有各自的绕线资源。

【技术特征摘要】
1.一种系统芯片，包括：人工智能AI模块，包括排列成二维阵列的多个处理单元(PE)，各处理单元能够完成逻辑和/或乘加运算；FPGA模块；接口模块，用于将FPGA模块和AI模块连通；其中，AI模块和FPGA模块具有各自的绕线资源。2.如权利要求1所述的系统芯片，其特征在于，AI模块嵌入FPGA模块中并且采用FPGA模块的部分绕线结构作为自身的绕线结构。3.如权利要求1所述的系统芯片，其特征在于，AI模块包括设置在输入侧/方的输入复用器，用于将相对侧/方的第二边缘处理单元(PE)的输出耦合到输入侧/方的第一边缘处理单元。4.如权利要求3所述的系统芯片，其特征在于，第一边缘处理单元和第二边缘处理单元位于同一行/列。5.如权利要求3所述的系统芯片，其特征在于，第一边缘处理单元和第二边缘处理单元分别属于相邻的行/列。6.如权利要求1所述的系统芯片，其特征在于，接口模块包括绕线(XBAR)模块，用于提供AI模块的输入和/或输出端到FPGA模块的耦合。7.如权利要求1所述的系统芯片，其特征在于，接口模块包括FIFO模块，用于将AI模块的输入和/或输出端耦合到FPGA模块的绕线模块(XBAR)上；FIFO模块的写、读时钟各自对应于FPGA模块与AI模块。8.如权利要求1所述的系统芯片，其特征在于，接口模块包括同步器，用于将AI模块的输入端和/或输出端与FPGA...

【专利技术属性】
技术研发人员：连荣椿，王海力，马明，
申请(专利权)人：京微齐力北京科技有限公司，
类型：发明
国别省市：北京,11