集成人工智能模块的系统芯片及机器学习方法技术方案

一种集成人工智能AI模块的系统芯片及机器学习方法。在实施例中，系统芯片包括：处理器，配置有总线；AI模块，通过总线接口模块连接到总线上；AI模块包括具有第一存储器的处理单元；FPGA模块，通过总线接口模块连接到总线上，为AI模块提供机器学习用的数据；非易失性存储器，通过总线接口模块连接到总线上，用于存储权重系数。通过将机器学习过程中的权重系数保存在非易失性存储器中，可以加快机器学习进程，还可以避免因为意外事件导致的学习中断。

System Chip and Machine Learning Method for Integrating Artificial Intelligence Modules

A system chip and machine learning method that integrates AI modules of artificial intelligence. In the implementation example, the system chip includes: processor, equipped with bus; AI module, connected to bus through bus interface module; AI module includes processing unit with first memory; FPGA module, connected to bus through bus interface module, provides machine learning data for AI module; non-volatile memory, connected to bus through bus interface module. Used to store weight coefficients. By storing the weight coefficients in the non-volatile memory, the machine learning process can be accelerated and the learning interruption caused by unexpected events can be avoided.

【技术实现步骤摘要】
集成人工智能模块的系统芯片及机器学习方法
本专利技术涉及集成电路
，尤其涉及一种集成人工智能模块的系统芯片及机器学习方法。
技术介绍
近年来，人工智能迎来一波发展浪潮。人工智能是研究使计算机来模拟人的某些思维过程和智能行为(如学习、推理、思考、规划等)的学科，主要包括计算机实现智能的原理、制造类似于人脑智能的计算机，使计算机能实现更高层次的应用。当前，人工智能模块由处理器通过总线来进行访问控制，而总线是有一定的带宽限制，这样的架构难以适应AI模块的大带宽需求。
技术实现思路
根据第一方面，提供一种系统芯片，包括：处理器，配置有总线；至少一个AI模块，通过总线接口模块连接到总线上；至少一个AI模块中的各AI模块包括具有第一存储器的处理单元；至少一个FPGA模块，通过总线接口模块连接到总线上，为AI模块提供机器学习用的数据；非易失性存储器，通过总线接口模块连接到总线上，用于存储权重系数；其中，在处理器控制下，AI模块从非易失性存储器读取权重系数并且写入第一存储器，并且利用第一存储器中的权重系数进行机器学习；处理器还控制将基于机器学习后更新的权重系数写入非易失性存储器。优选地，系统芯片包括第二存储器，所述第二存储器用作缓冲器；其中，所述权重系数可以从非易失性存储器读出经第二存储器写入第一存储器，或者从第一存储器读出经第二存储器写入非易失性存储器。优选地，至少一个FPGA模块中的一个模块提供寄存器，用作缓冲器；其中，所述权重系数可以从非易失性存储器读出经寄存器写入第一存储器，或者从第一存储器读出经寄存器写入非易失性存储器。优选地，FPGA模块为AI模块提供机器学习用的数据。根据第二方面，提供一种机器学习方法，由系统芯片实施，所述系统芯片包括：处理器，配置有总线；AI模块，通过总线接口模块连接到总线上，AI模块包括具有第一存储器的处理单元；FPGA模块，通过总线接口模块连接到总线上；非易失性存储器，用于存储权重系数；所述方法包括：从非易失性存储器读取权重系数；将权重系数写入AI模块的各处理单元的第一存储器中；启动AI模块利用第一存储器中的权重系数进行机器学习。优选地，所述方法包括在从非易失性存储器读取权重系数之后，利用处理器的存储器或者FPGA的寄存器进行数据读取的缓冲。根据第三方面，提供一种机器学习方法，由系统芯片实施，所述系统芯片包括：处理器，配置有总线；AI模块，通过总线接口模块连接到总线上，AI模块包括具有第一存储器的处理单元，所述第一存储器存储机器学习用的权重系数；FPGA模块，通过总线接口模块连接到总线上；非易失性存储器；所述方法包括：AI模块利用其自身各处理单元的存储器中存储的权重系数进行机器学习；根据机器学习更新所述存储器中的权重系数；根据处理器的控制指令，将权重系数写入非易失性存储器。优选地，所述方法包括在从非易失性存储器读取权重系数之后，利用处理器的存储器或者FPGA模块的寄存器进行数据读取的缓冲。根据第四方面，提供一种机器学习方法，由系统芯片实施，所述系统芯片包括：处理器，配置有总线；AI模块，通过总线接口模块连接到总线上，AI模块包括具有第一存储器的处理单元；FPGA模块，通过总线接口模块连接到总线上；非易失性存储器，用于存储权重系数；所述方法包括：从非易失性存储器读取权重系数；将权重系数写入AI模块的各处理单元的第一存储器中；启动AI模块利用权重系数进行机器学习；AI模块利用其自身各处理单元的第一存储器中存储的权重系数进行机器学习；根据机器学习结果更新所述第一存储器中的权重系数；定期将权重系数写入非易失性存储器。通过将机器学习过程中的权重系数保存在非易失性存储器中，可以加快机器学习进程，还可以避免因为意外事件导致的学习中断。附图说明图1是根据本专利技术实施例的集成人工智能模块的系统芯片结构示意图；图2是FPGA电路的结构示意图；图3是人工智能模块的结构示意图；图4是处理单元的示意图；图5是图4的处理单元中的存储器MEM以字式访问实现的示意图；图6是图4的处理单元中的存储器MEM以比特式访问实现的示意图；图7是对AI模块的各处理单元写权重和读权重的示意图。具体实施方式为使本专利技术实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。在本申请的描述中，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“东”、“南”、“西”、“北”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。图1是根据本专利技术实施例的集成人工智能模块的系统芯片结构示意图。如图1所示，系统芯片上集成有至少一个FPGA模块和至少一个人工智能模块。各FPGA模块可实现逻辑、计算、控制等各种功能。FPGA利用小型查找表(例如，16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能。FPGA模块可以配置有可配置输入输出(C.IO)。各人工智能模块可实现或加速经预先选定的特定AI功能，包括人工智能(ArtificialIntelligenceAI)、深度学习(DeepLearningDL)、机器学习(MachineLearningML)等各种算法或加速算法中某一步骤的特定功能(如卷积Convolution、矩阵Matrix/张量运算TensorOperation等)。人工智能(AI)模块可包含由多个功能模块(FU)组成的阵列，各功能模块可包含类似ALU或乘累加器(MAC)的功能单元、寄存器、复用器MUX等。人工智能模块配置有固定的输入/输出(F.IO)，当然也可以包含可配置的输出入输出(ConfigurableIO)。FPGA模块和人工智能模块的大小并无限定，在设计时由实际应用决定。在占用芯片布局方面，一般是安排FPGA模块与人工智能模块相邻。FPGA模块和AI模块可以并排放置，此时FPGA模块可以为AI模块传输数据，提供控制。AI模块也可以嵌入FPGA模块之中；比如，FPGA模块较大，人工智能模块较小的情况时，亦可在大片的FPGA模块中挖空一窗口，内置入人工智能模块；此时，AI模块需要复用FPGA模块的绕线架构，以便通过复用的FPGA模块的绕线架构接收和发送数据。系统芯片上还集成有处理器。处理器例如采用ARM+8051、ARM+RISC_V、RISC_V+8051等架构。处理器有总线BUS，可以通过总线访问其它器件。处理器可以有片上本地存储器。各FPGA模块用各自的总线接口模块BIM，分别连接到BUS。同样，AI模块也用各自的BIM分别连接到BUS。在一个例子中，系统芯片上还设置有与AI模块相对应的接口，FPGA模块和AI模块本文档来自技高网...

【技术保护点】
1.一种系统芯片，包括：处理器，配置有总线；至少一个人工智能AI模块，通过总线接口模块连接到总线上；至少一个AI模块中的各AI模块包括具有第一存储器的处理单元；至少一个FPGA模块，通过总线接口模块连接到总线上，为AI模块提供机器学习用的数据；非易失性存储器，通过总线接口模块连接到总线上，用于存储权重系数；其中，在处理器控制下，AI模块从非易失性存储器读取权重系数并且写入第一存储器，并且利用第一存储器中的权重系数进行机器学习；处理器还控制将基于机器学习后更新的权重系数写入非易失性存储器。

【技术特征摘要】
1.一种系统芯片，包括：处理器，配置有总线；至少一个人工智能AI模块，通过总线接口模块连接到总线上；至少一个AI模块中的各AI模块包括具有第一存储器的处理单元；至少一个FPGA模块，通过总线接口模块连接到总线上，为AI模块提供机器学习用的数据；非易失性存储器，通过总线接口模块连接到总线上，用于存储权重系数；其中，在处理器控制下，AI模块从非易失性存储器读取权重系数并且写入第一存储器，并且利用第一存储器中的权重系数进行机器学习；处理器还控制将基于机器学习后更新的权重系数写入非易失性存储器。2.根据权利要求1所述的系统芯片，其特征在于，包括第二存储器，所述第二存储器用作缓冲器；其中，所述权重系数可以从非易失性存储器读出经第二存储器写入第一存储器，或者从第一存储器读出经第二存储器写入非易失性存储器。3.根据权利要求1所述的系统芯片，其特征在于，至少一个FPGA模块中的一个模块提供寄存器，用作缓冲器；其中，所述权重系数可以从非易失性存储器读出经寄存器写入第一存储器，或者从第一存储器读出经寄存器写入非易失性存储器。4.根据权利要求1所述的系统芯片，其特征在于，FPGA模块为AI模块提供机器学习用的数据。5.一种机器学习方法，由系统芯片实施，所述系统芯片包括：处理器，配置有总线；AI模块，通过总线接口模块连接到总线上，AI模块包括具有第一存储器的处理单元；FPGA模块，通过总线接口模块连接到总线上；非易失性存储器，用于存储权重系数；所述方法包括：从非易失性存储器读取权重系数；将权重系数写入AI模块的各处理单元的...

【专利技术属性】
技术研发人员：连荣椿，王海力，马明，
申请(专利权)人：京微齐力北京科技有限公司，
类型：发明
国别省市：北京,11