一种JFET器件及其制作方法技术

本发明专利技术涉及半导体技术领域，具体涉及一种JFET器件及其制作方法，其中，所述方法包括：提供第一导电类型的衬底；在所述衬底上表面区域形成第二导电类型的深阱区，所述深阱区包括横向连接的第一部分及第二部分，所述第一部分的结深小于第二部分；在所述衬底靠近所述深阱区一侧的上表面区域内形成第一导电类型的体区以及在所述深阱区远离所述体区一侧的上表面区域内形成第二导电类型的漏区；在所述深阱区上表面形成场氧化层；在所述深阱区内形成第一导电类型的降场层。上述方法形成的JFET器件耐压高，器件面积小。

A JFET Device and Its Fabrication Method

The invention relates to the field of semiconductor technology, in particular to a JFET device and its fabrication method, in which the method includes: providing a substrate of the first conductive type; forming a deep well region of the second conductive type on the surface area of the substrate; the deep well region comprises the first part and the second part of the transverse connection; the junction depth of the first part is less than the second part; and A body region of the first conductive type is formed in the upper surface area on one side of the deep well area at the bottom and a leakage region of the second conductive type is formed in the upper surface area on the side far from the body area; a field oxide layer is formed on the upper surface of the deep well area; and a falling field layer of the first conductive type is formed in the deep well area. The JFET device formed by the above method has high voltage resistance and small device area.

【技术实现步骤摘要】
一种JFET器件及其制作方法
本专利技术涉及半导体
，具体涉及一种JFET器件及其制作方法。
技术介绍
在功率应用设备中，JFET(JunctionField-EffectTransistor，结型场效应晶体管)，JFET是由p-n结栅极与源极和漏极构成的一种具有放大功能的三端有源器件，其工作原理就是通过电压改变沟道的导电性来实现对输出电流的控制。按照其导电路径划分，JFET也可以分为VJFET和LJFET，LJFET的导电路径是横向的，源漏都分布在衬底正面。而VJFET的导电路径是纵向的，漏端经常被设置在衬底背面。由于横向的LJFET器件更容易与传统的CMOS工艺集成，所以经常被集成在CMOS电路当中，作为恒流源或者大电阻来使用。由于非外延型的LJFET沟道区结深过深，JFET夹断较为困难，夹断电压通常较高，且不容易调节。为降低夹断电压，通常采用加长JFET沟道的方法，而这样做，又大幅增加了器件的面积，牺牲了芯片的集成度。
技术实现思路
鉴于以上情况，本专利技术为了解决其技术问题采用以下的技术方案来实现。第一方面，本专利技术实施例提供一种JFET器件的制作方法,包括：提供第一导电类型的衬底；在所述衬底上表面区域形成第二导电类型的深阱区，所述深阱区包括横向连接的第一部分及第二部分，所述第一部分的结深小于第二部分；在所述衬底靠近所述深阱区一侧的上表面区域内形成第一导电类型的体区以及在所述深阱区远离所述体区一侧的上表面区域内形成第二导电类型的漏区；在所述深阱区上表面形成场氧化层；在所述深阱区内形成第一导电类型的降场层。第二方面，本专利技术实施例还提供一种JFET器件，包括：第一导电类型的衬底；形成在所述衬底上表面区域的第二导电类型的深阱区，所述阱区包括横向连接的第一部分及第二部分，所述第一部分的结深小于第二部分；形成在所述衬底靠近所述深阱区一侧的上表面区域内的第一导电类型的体区；形成在所述深阱区远离所述体区一侧的上表面区域内的第二导电类型的漏区；形成在所述深阱区上表面的场氧化层；形成在所述深阱区内的第一导电类型的降场层。可以理解，本专利技术通过形成的所述第一部分的结深小于第二部分，从而让本专利技术的JFET器件更容易夹断，进而缩小了JFET器件的面积，同时，当漏极加高压时候，所述第一部分更容易被全部耗尽，从而可以提高所述JFET器件的耐压。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。构成本专利技术的一部分附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明书用于解释本专利技术，并不构成对不让你专利技术的不当限定。图1为本专利技术实施例提出的制作JFET器件的方法的流程示意图；图2至图8是本专利技术实施例提出的制作JFET器件的方法的剖面结构示意图；附图标记说明：1、衬底；2、深阱区；21、第一部分；22、第二部分；21a、第一区域；b、第一掩膜层；22a、第二区域；3、体区；4、漏区；5、场氧化层；611、第三部分；612、第四部分；61、第一层；62、第二层；c、第二掩膜层；7、多晶硅栅极；8、漏极接触区；9、源极接触区；10、体区接触区；11、介质层；12、源极；13、漏极；14、栅极；15、衬底电极。具体实施方式为了使本专利技术的目的、技术方案和有益技术效果更加清晰明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。通常使用两个复杂的制作工艺制造半导体器件：前端制造和后端制造。前端制造包含在半导体晶片的表面上形成多个小片。在晶片上的每个小片包含有源和无源电子元件，所述有源和无源电子元件电连接以形成功能性电路，有源电子元件，诸如晶体管和二极管，具有控制电流流动的能力。无源电子元件，诸如电容器、电感器、电阻器和变压器。产生执行电路功能所必要的电压和电流之间的关系。通过一系列的工艺步骤，在半导体的表面上形成无源和有源元件，所述工艺步骤包括掺杂、沉积、光刻、刻蚀和平坦化。掺杂通过诸如离子注入或热扩散的技术，将杂质引入半导体材料中。掺杂工艺改变有源器件中的半导体材料的导电率，将半导体材料转换为绝缘体、导体，或者响应于电场或基极电流动态地改变半导体材料的传导率。有源和无源元件由具有不同电性能的材料的层形成。可通过部分地由被沉积的材料的类型所决定的多种沉积技术来形成这些层。例如，薄膜沉积可包括化学气相沉积、物理气相沉积、电解电镀和非电解电镀工艺。通常图案化每个层以形成有源元件、无源元件或者元件之间的电连接的部分。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。请参阅图1，图1是本专利技术实施例提出的制作LFET器件的方法的流程示意图，本专利技术提供一种LFET器件的制作方法，包括：步骤S01：提供第一导电类型的衬底；步骤S02：在所述衬底上表面区域形成第二导电类型的深阱区，所述深阱区包括横向连接的第一部分及第二部分，所述第一部分的结深小于第二部分；步骤S03：在所述衬底靠近所述深阱区一侧的上表面区域内形成第一导电类型的体区以及在所述深阱区远离所述体区一侧的上表面区域内形成第二导电类型的漏区；步骤S04：在所述深阱区上表面形成场氧化层；步骤S05：在所述深阱区内形成第一导电类型的降场层。可以理解，本专利技术通过形成的所述第一部分的结深小于第二部分，从而让本专利技术的JFET器件更容易夹断，进而缩小了JFET器件的面积，同时，当漏极加高压时候，所述第一部分更容易被全部耗尽，从而可以提高所述JFET器件的本文档来自技高网...

【技术保护点】
1.一种JFET器件的制作方法，其特征在于，所述方法包括：提供第一导电类型的衬底；在所述衬底上表面区域形成第二导电类型的深阱区，所述深阱区包括横向连接的第一部分及第二部分，所述第一部分的结深小于第二部分；在所述衬底靠近所述深阱区一侧的上表面区域内形成第一导电类型的体区以及在所述深阱区远离所述体区一侧的上表面区域内形成第二导电类型的漏区；在所述深阱区上表面形成场氧化层；在所述深阱区内形成第一导电类型的降场层。

【技术特征摘要】
1.一种JFET器件的制作方法，其特征在于，所述方法包括：提供第一导电类型的衬底；在所述衬底上表面区域形成第二导电类型的深阱区，所述深阱区包括横向连接的第一部分及第二部分，所述第一部分的结深小于第二部分；在所述衬底靠近所述深阱区一侧的上表面区域内形成第一导电类型的体区以及在所述深阱区远离所述体区一侧的上表面区域内形成第二导电类型的漏区；在所述深阱区上表面形成场氧化层；在所述深阱区内形成第一导电类型的降场层。2.根据权利要求1所述的JFET器件的制作方法，其特征在于，在所述衬底上表面区域形成第二导电类型的深阱区具体包括：通过点状注入在所述衬底上形成第一区域；通过面状注入在所述衬底上形成第二区域；进行高温退火工艺，所述第一区域扩散形成第一部分，所述第二区域扩散形成第二部分并与所述第一部分连接。3.根据权利要求1所述的JFET器件的制作方法，其特征在于，所述降场层包括在间隔分布的第一层及第二层，所述第一层包括第三部分及第四部分，所述第三部分的结深大于所述第四部分，所述第三部分的部分区域从所述深阱区的一侧延伸进入所述体区内。4.根据权利要求1所述的JFET器件的制作方法，其特征在于，所述方法还包括：在所述场氧化层上表面形成多晶硅栅极；在所述漏区表面形成漏极接触区；在靠近所述场氧化层远离所述漏区的一端的深阱区表面形成源极接触区；在所述体区表面形成体区接触区；在所述场氧化层、多晶硅栅极及未被所述场氧化层覆盖的衬底表面形成介质层；在所述介质层上形成接触孔；在所述介质层上形成正面金属层，所述正面金属层包括源极、漏极、栅极和衬底电极，所述源极通过所述接触孔与所述源极接触区连接，所述漏极通过所述接触孔与所述漏极接触区连接，所述栅极通过所述栅极接触孔与所述多晶硅栅极连接，所述衬底电极通过所述接触孔与所述体...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：福州臻美网络科技有限公司，
类型：发明
国别省市：福建,35