源极/漏极接触件的形成方法及半导体器件的形成方法技术

一种方法包括提供结构，其中，该结构含有衬底、衬底上方的栅极结构、以及与栅极结构相邻的含有硅锗(SiGe)的源极/漏极(S/D)部件。该方法还包括将镓(Ga)注入到S/D中；在第一温度的条件下实施第一退火工艺以再结晶SiGe；在第一退火工艺之后，在S/D上方沉积包括金属的导电材料；在第二温度的条件下实施第二退火工艺，以引起金属和S/D之间的反应；以及在第三温度条件下实施第三退火工艺，以激活S/D中含有Ga的掺杂剂。本发明专利技术的实施例还提供了半导体器件的形成方法。

【技术实现步骤摘要】
源极/漏极接触件的形成方法及半导体器件的形成方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及源极/漏极接触件的形成方法及半导体器件的形成方法。
技术介绍
半导体集成电路(IC)工业经历了指数增长。IC材料和设计方面的技术进步产生了几代IC，其中每代都具有比上一代更小和更复杂的电路。在IC演进的过程中，功能密度(即，每芯片面积的互连器件的数量)通常已经增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了IC的加工和制造的复杂性，并且为了实现这些改进，需要IC加工和制造中的类似发展。例如，当按比例缩小继续超过32nm或更小时，源极/漏极(S/D)接触电阻在整个晶体管电阻中变得越来越占优势。非常需要用于降低S/D接触电阻的方法和结构。
技术实现思路
根据本专利技术的一方面，提供了一种形成半导体器件的方法，包括：提供结构，所述结构包括：衬底；栅极结构，位于所述衬底上方；和源极/漏极(S/D)部件，与所述栅极结构相邻并包括硅锗(SiGe)；将镓(Ga)注入到所述源极/漏极中；在第一温度的条件下实施第一退火工艺以再结晶所述硅锗；在所述第一退火工艺之后，在所述源极/漏极上方沉积包括金属的导电材料；在第二温度的条件下实施第二退火工艺以引起所述金属和所述源极/漏极之间的反应；以及在第三温度的条件下实施第三退火工艺以激活所述源极/漏极中包括镓的掺杂剂。根据本专利技术的另一方面，提供了一种形成半导体器件的方法，包括：提供结构，所述结构包括：衬底；栅极结构，位于所述衬底上方；源极/漏极(S/D)部件，与所述栅极结构相邻并包括硅锗(SiGe)；和一个或多个介电层，位于所述栅极结构的侧壁上方和所述源极/漏极上方；蚀刻所述一个或多个介电层以形成暴露所述源极/漏极的开口；通过所述开口将镓(Ga)离子注入到所述源极/漏极中；在所述硅锗的再结晶温度的条件下实施第一退火工艺；在所述第一退火工艺之后，在所述源极/漏极上方沉积包括金属的材料；实施第二退火工艺以在所述源极/漏极上方形成具有Si和所述金属的化合物；实施第三退火工艺以激活所述源极/漏极中包括镓的掺杂剂；以及在所述化合物上方形成源极/漏极接触塞。根据本专利技术的又一方面，提供了一种形成半导体器件的方法，包括：提供结构，所述结构包括：衬底；高k金属栅极结构，位于所述衬底上方；和源极/漏极(S/D)部件，与所述高k金属栅极结构相邻并且包括硅锗(SiGe)；将镓(Ga)离子和硼(B)离子注入到所述源极/漏极中；在所述硅锗的再结晶温度的条件下实施第一退火工艺；在所述第一退火工艺之后，在所述源极/漏极上方沉积包括金属的导电材料；实施第二退火工艺以在所述源极/漏极上方形成具有Si和所述金属的一种或多种化合物；实施第三退火工艺以激活所述源极/漏极中的包括镓和硼的掺杂剂；以及在所述一种或多种化合物上方形成源极/漏极接触塞。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A示出了根据本专利技术的实施例的形成半导体器件的方法的流程图。图1B示出了根据本专利技术的实施例的图1A中的方法的制造阶段中的半导体器件的部分的立体图。图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A和图11A是根据本专利技术的实施例的图1A中的方法在各个制造阶段期间半导体器件的部分的截面图(沿着鳍长度方向)。图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B和图11B是根据本专利技术的实施例的图1A中的方法在各个制造阶段期间半导体器件的部分的截面图(沿着鳍宽度方向)。具体实施方式以下公开内容提供了用于实现所提供主题的不同部件的许多不同实施例或实例。下面描述了组件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，在本文中可以使用诸如“在...之下”、“在...下面”、“下部”、“在...之上”、“上部”等的空间相对术语来描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的取向之外，空间相对术语旨在包含在使用或操作中的器件的不同取向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在本文中使用的空间相对描述符同样可以作出相应地解释。此外，当用“大约”、“近似”等描述数字或数字范围时，该术语旨在涵盖在包含所描述的数字的合理范围内的数字，例如在所描述数字的+/-10％内或本领域技术人员所理解的其它值。例如，术语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。本专利技术通常涉及半导体器件及其形成方法。更具体地，本专利技术涉及形成用于p型晶体管(特别是用于p型FinFET)的源极/漏极(S/D)接触件。本专利技术的一个目的是通过以下步骤来降低S/D接触电阻：将镓(Ga)注入到具有硅锗(SiGe)的S/D中；随后进行适当退火工艺，其中，该适当退火工艺包括在SiGe再结晶(或修复)温度下进行退火。本专利技术的实施例选择S/D中的Si和Ge之间的特定比率来提高Ga原子在S/D中的溶解度，并且选择特定退火温度和持续时间以允许：(a)SiGe合金在Ga离子注入之后修复，以及(b)Ga离子或原子在S/D的顶部处分离。(a)和(b)都有助于降低S/D接触电阻。例如，在S/D的顶部处分离的Ga离子或原子减少了具有金属、硅和硼的稳定化合物的形成，从而降低了S/D接触塞与注入Ga的SiGeS/D之间的电阻。例如，再结晶提高了SiGe合金的导电性。将参考图1A至图11B进一步讨论本专利技术的这些和其他方面。图1A示出了根据本专利技术的各个方面的形成半导体器件100的方法10的流程图。图1B中示出了处于制造阶段的半导体器件100的立体图。方法10仅仅是实例，并不旨在限制本专利技术的范围，其中，本专利技术可以超出在权利要求中明确记载的范围之外。可以在方法10之前、期间和之后提供附加的操作，并且对于该方法的附加实施例，所描述的一些操作可以被替换、去除或重新定位。在下面结合图2A至图10B描述方法10，其中，图2A至图10B是在制造工艺的各个阶段中的半导体器件100的截面图。具体地，图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A和图11A是沿着图1B的鳍长度方向“A-A”的器件100的部分的截面图；并且图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B和图11B是沿着图1B的鳍宽度方向“B-B”的器件100的部分的截面图。提供半导体器件100是为了说明的目的，并不一定将本专利技术的实施例限制于任何数量的器件、任何数量的区域或者任何结构或区域的配置。此本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，包括：提供结构，所述结构包括：衬底；栅极结构，位于所述衬底上方；和源极/漏极(S/D)部件，与所述栅极结构相邻并包括硅锗(SiGe)；将镓(Ga)注入到所述源极/漏极中；在第一温度的条件下实施第一退火工艺以再结晶所述硅锗；在所述第一退火工艺之后，在所述源极/漏极上方沉积包括金属的导电材料；在第二温度的条件下实施第二退火工艺以引起所述金属和所述源极/漏极之间的反应；以及在第三温度的条件下实施第三退火工艺以激活所述源极/漏极中包括镓的掺杂剂。

【技术特征摘要】
2017.11.29 US 62/592,032;2018.02.26 US 15/904,5021.一种形成半导体器件的方法，包括：提供结构，所述结构包括：衬底；栅极结构，位于所述衬底上方；和源极/漏极(S/D)部件，与所述栅极结构相邻并包括硅锗(SiGe)；将镓(Ga)注入到所述源极/漏极中；在第一温度的条件下实施第一退火工艺以再结晶所述硅锗；在所述第一退火工艺之后，在所述源极/漏极上方沉积包括金属的导电材料；在第二温度的条件下实施第二退火工艺以引起所述金属和所述源极/漏极之间的反应；以及在第三温度的条件下实施第三退火工艺以激活所述源极/漏极中包括镓的掺杂剂。2.根据权利要求1所述的形成半导体器件的方法，其中，所述第三温度高于所述第一温度和所述第二温度。3.根据权利要求1所述的形成半导体器件的方法，其中，所述第一温度在约400摄氏度至约600摄氏度的范围内。4.根据权利要求1所述的形成半导体器件的方法，其中，所述第一温度和所述第二温度均在约400摄氏度至约600摄氏度的范围内。5.根据权利要求1所述的形成半导体器件的方法，其中，所述硅锗中的Ge：Si的比率大于1。6.根据权利要求1所述的形成半导体器件的方法，其中，所述硅锗中的Ge浓度在约55％至约75％的范围内。7.根据权利要求1所述的形成半导体器件的方法，其中，所述镓注入施加在约5E14cm-2至约1E15cm-2...

【专利技术属性】
技术研发人员：沙哈吉B摩尔，蔡俊雄，张世杰，游国丰，彭成毅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71