The embodiment of the present invention discloses a reconfigurable Sigma Delta modulator, which may include: input resistance, feed-forward path, loop filter including cascaded multistage operational amplifier, 5bit quantizer of SAR ADC structure and feedback loop composed of multiple DACs; where the input resistance is adjustable resistance, one end of the input resistance connects the input signal, and the other of the input resistance. One end is connected with the input end of the loop filter; the feedforward path is connected with the output section of the first stage operational amplifier of the loop filter and the input end of the last stage operational amplifier of the loop filter; the input end of the quantizer is connected with the output end of the last stage operational amplifier of the loop filter, and the digital signal is output through the output end; the number of DACs in the feedback loop is connected with the operation of the loop filter. The number of operational amplifiers corresponds, and the input terminals of each DAC in the feedback loop are connected with the output terminals of the quantizer. The output terminals of each DAC in the feedback loop are connected with the input terminals of the corresponding operational amplifier in the loop filter respectively.
【技术实现步骤摘要】
一种可重构的Sigma-Delta调制器
本专利技术涉及无线通信技术,尤其涉及一种可重构的Sigma-Delta调制器。
技术介绍
随着无线通信技术的发展,对芯片的集成度、功耗和成本的要求越来越高。对于无线通信系统架构中的射频接收机来说,针对提高集成度,降低功耗和设计成本这些方面,无线接收机的相关技术发展存在以下几个趋势:首先,大量的信号处理功能放在数字电路里实现;其次,为了减少硬件成本和功耗,对模拟电路进行整合,尽量在单个电路中实现多个功能;最后,对于多种模式通信系统而言,电路的可重构设计是一种节省硬件开销、优化能效的方案,为了满足不同的应用场景,越来越需要对各个模块进行可重构设计。针对以上技术发展,在无线通信技术中,连续时间sigma-delta调制器具有较好好的抗混叠效应,可以节省前端抗混叠滤波器;此外,连续时间sigma-delta调制器还可以降低系统对积分器中运放速度的要求,具有明显的功耗和速度优势,适合在宽带应用场合。因此,越来越多的射频接收机被使用于实现模数转换功能,但是目前相关技术并没有充分利用连续时间sigma-delta调制器电路的架构优势,无法进一步地提高集成度,降低硬件成本和功耗。
技术实现思路
为解决上述技术问题,本专利技术实施例期望提供一种可重构的Sigma-Delta调制器,不仅使其兼容射频接收机通路中模拟滤波器filter和可编程增益放大器VGA的功能,进而省去射频接收机中关于filter和VGA两个电路;而且还对连续时间sigma-delta调制器进行可重构设计,使其在不同的应用场合下,能够通过软件配置不同的带宽。从而不仅可以 ...
【技术保护点】
1.一种可重构的Sigma‑Delta调制器,其特征在于,包括:输入电阻、前馈通路、包括串接的多级运算放大器的环路滤波器、逐次逼近寄存器型模数转换器SAR ADC结构的5bit量化器以及由多个数模转换器DAC组成的反馈环路;其中,所述输入电阻为阻值可调电阻,所述输入电阻的一端连接输入信号,所述输入电阻的另一端连接所述环路滤波器的输入端;所述前馈通路跨接于所述环路滤波器的首级运算放大器的输出段和所述环路滤波器的末级运算放大器的输入端,所述前馈通路用于调节所述Sigma‑Delta调制器的信号传输函数;所述量化器的输入端与所述环路滤波器的末级运算放大器的输出端相连,并通过输出端输出数字信号;所述反馈环路中的DAC数量与所述环路滤波器中的运算放大器数量相对应,并且所述反馈环路中各DAC的输入端均与所述量化器的输出端相连,所述反馈环路中各DAC的输出端分别与所述环路滤波器中对应的运算放大器的输入端相连。
【技术特征摘要】
1.一种可重构的Sigma-Delta调制器,其特征在于,包括:输入电阻、前馈通路、包括串接的多级运算放大器的环路滤波器、逐次逼近寄存器型模数转换器SARADC结构的5bit量化器以及由多个数模转换器DAC组成的反馈环路;其中,所述输入电阻为阻值可调电阻,所述输入电阻的一端连接输入信号,所述输入电阻的另一端连接所述环路滤波器的输入端;所述前馈通路跨接于所述环路滤波器的首级运算放大器的输出段和所述环路滤波器的末级运算放大器的输入端,所述前馈通路用于调节所述Sigma-Delta调制器的信号传输函数;所述量化器的输入端与所述环路滤波器的末级运算放大器的输出端相连,并通过输出端输出数字信号;所述反馈环路中的DAC数量与所述环路滤波器中的运算放大器数量相对应,并且所述反馈环路中各DAC的输入端均与所述量化器的输出端相连,所述反馈环路中各DAC的输出端分别与所述环路滤波器中对应的运算放大器的输入端相连。2.根据权利要求1所述的Sigma-Delta调制器,其特征在于,所述环路滤波器包括三级运算放大器,三对电容以及三对可调电阻;其中,每对可调电容各对应一个运算放大器,并且每对可调电容均跨接于对应的运算放大器的输入端和输出端;在三对电阻中,第一电阻对跨接于第一运算放大器的输出端和第二运算放大器的输入端,第二电阻对跨接于第二运算放大器的输出端和第三运算放大器的输入端,第三电阻对跨接于第二运算放大器的输入端和第三运算放大器的输出端。3.根据权利要求2所述的Sigma-Delta调制器,其特征在于,相应于所述运算放大器为双路输入双路输出的运算放大器,所述输入电阻包括输入电阻对,其中一个输入电阻的一端连接第一输入信号,另一端连接所述环路滤波器的第一运算放大器的正向输入端;另一个输入电阻的一端连接第二输入信号,另一端连接所述环路滤波器的第一运算放大器的负向输入端。4.根据权利要求2所述的Sigma-Delta调制器,其特征在于,相应于所述运算放大器为双路输入双路输出的运算放大器,所述前馈通路包括可调电容对,其中一个可调电容跨接于所述环路滤波器的第一运算放大器的负向输出端以及所述环路滤波器的第三运算放大器的负向输出端,另一个可调电容跨接于所述环路滤波器的第一运算放大器的正向输出端以及所述环路滤波器的第三运算放大器的正向输出端。5.根据权利要求2所述的Sigma-Delta调制器,其特征在于,相应于所述运算放大器为双路输入双路输出的运算放大器,对于所述环路滤波器的每个可调电容对来说,其中的一个可调电容跨接于对应运算放大器的正向输入...
【专利技术属性】
技术研发人员:郑雷,张任伟,李艳辉,
申请(专利权)人:广州全盛威信息技术有限公司,北京奕斯伟信息技术有限公司,
类型:发明
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。