移位寄存器电路、电路板、红外触摸框及红外触摸设备制造技术

本发明专利技术公开了一种移位寄存器电路，包括用于输出时钟信号的时钟信号提供端、用于输出数据信号的数据信号提供端及多个以级联方式连接的移位寄存器单元，其中，上一级的移位寄存器单元的数据信号输出端与下一级的移位寄存器单元的数据信号输入端连接，数据信号提供端与第一级移位寄存器单元的数据信号输入端连接；多个移位寄存器单元的时钟信号输入端按级联的先后顺序依次连接，时钟信号提供端与最后一级移位寄存器单元的时钟信号输入端连接。本发明专利技术还公开了一种电路板、一种红外触摸框边框及一种红外触摸设备，其均包括上述移位寄存器电路。本发明专利技术公开的移位寄存器电路，可以保证数据正常输出，减少数据误动作，减少时钟缓冲器的插入数量。

Shift Register Circuit, Circuit Board, Infrared Touch Frame and Infrared Touch Equipment

The invention discloses a shift register circuit, which comprises a clock signal providing terminal for output clock signal, a data signal providing terminal for output data signal and a plurality of shift register units connected in cascade mode, in which the data signal output terminal of the upper shift register unit is connected with the data signal input terminal of the next shift register unit. The data signal input end of the first shift register unit is connected with the signal supply end, and the clock signal input end of the multiple shift register units is connected in cascaded order, and the clock signal supply end is connected with the clock signal input end of the last shift register unit. The invention also discloses a circuit board, an infrared touch frame frame and an infrared touch device, all of which include the shift register circuit. The shift register circuit disclosed by the invention can ensure the normal output of data, reduce the misoperation of data and reduce the insertion number of clock buffers.

【技术实现步骤摘要】
移位寄存器电路、电路板、红外触摸框及红外触摸设备
本专利技术涉及集成电路领域，尤其涉及一种移位寄存器电路、电路板、红外触摸框及红外触摸设备。
技术介绍
随着集成电路技术的不断发展，数字电子电路实现的功能不断增强，对芯片中的时钟系统的要求变得十分严格，因为所有的时序计算都是以恒定的时钟信号为基准。对于大多数数字集成电路，时钟信号从数据信号的传递方向提供，在下一个时钟的有效电平或者信号边缘到来之前，切换并在其正确的逻辑电平上保持稳定，从而数据信号可以正确的输出，使整个电路系统的行为合乎预设。在具有长时钟走线的红外触摸框边框电路中，如图1所示为移位寄存器部分电路图，理想状况下当经历没有延迟的时钟时，时钟信号在各移位寄存器中的传递没有延迟，数据正常输出不会出现误动作。但在实际应用中，因触摸框尺寸较大，移位寄存器数量较大，传输距离较大，时钟走线较长，时钟驱动负载越来越重，会使下一个移位寄存器的时钟信号比前一个慢，出现时钟延迟现象，如图2所示，会产生时钟延迟Td。同时，因出现时钟延迟现象，数据的输出也相应的发生改变，当输入数据从数据接收侧的移位寄存器读入时，数据传输侧的移位寄存器的数据输出逻辑已经改变。在此种情况下，电路数据出现误动作。所以在具有长时钟走线的红外触摸框边框电路中，会因时钟延迟而出现数据误动作，故减小时钟延迟方能保证数据的正常输出。一般情况下，一个同源时钟到达两个顺序邻接的移位寄存器的时钟端的时间会有所延迟，造成这种现象的原因有：1.因电路本身的器件参数，连线参数，例如线电阻，介电常数，过孔电阻，线电容的差异。2.从时钟源到寄存器连线长度的不同。这两种原因都会导致时钟因负载的不断加重而变形，造成时钟延迟现象，从而造成数据误动作，影响数据的正确输出。而由于电路本身的器件参数差异无法根除，故在移位寄存器级联电路的长时钟走线中，时钟延迟现象一直存在，且随着时钟走线的增长而越来越明显。现阶段减小时钟延迟的方式主要是在数字电路长时钟走线中增添多个时钟缓冲器buffer电路。如图3所示，时钟缓冲器buffer电路包括多个时钟缓冲芯片和反相器，其作用是加强时钟的驱动能力，从而尽量保证各移位寄存器的时钟端时钟延迟相同，保证时钟的同步传输。此种方法虽可以一定程度减小时钟延迟，保证数据的正常输出，但对于实际应用中的电路而言，要求电路功耗过高，电路布线复杂，且增加了电路的硬件成本。
技术实现思路
针对上述问题，本专利技术的目的在于提供一种减小数据误动作的移位寄存器电路、电路板、红外触摸框及红外触摸设备。为了实现上述目的，本专利技术实施例一提供了一种移位寄存器电路，其包括：用于输出时钟信号的时钟信号提供端、用于输出数据信号的数据信号提供端及多个移位寄存器单元。多个所述移位寄存器单元以级联方式连接，且均具有时钟信号输入端、数据信号输入端及数据信号输出端；其中，上一级的所述移位寄存器单元的所述数据信号输出端与下一级的所述移位寄存器单元的所述数据信号输入端连接，所述数据信号提供端与第一级的所述移位寄存器单元的所述数据信号输入端连接；多个所述移位寄存器单元的所述时钟信号输入端，按级联的先后顺序依次连接；所述时钟信号提供端与最后一级的所述移位寄存器单元的所述时钟信号输入端连接。作为上述方案的改进，所述移位寄存器单元为D触发器。本专利技术实施例二提供了一种电路板，其设有如上所述的移位寄存器电路。本专利技术实施例三提供了一种红外触摸框，其包括多个如上所述的电路板。本专利技术实施例四提供了一种红外触摸设备，其包括如上所述的红外触摸框。相比于现有技术，本专利技术所提供的技术方案侧重于数字电路中的相邻模块，因为在数字电子电路中，一个同源时钟到达两个顺序邻接的移位寄存器的时钟端的时间会有所延迟，这种现象是永远存在且不容易消除的，因时钟不同步而造成数据误动作，不利于数据的正常输出。本专利技术提供的移位寄存器电路、电路板、红外触摸框及红外触摸设备，侧重于电路中的相邻模块，通过将时钟信号从相反于数据信号的方向供给，保证前一块电路板中移位寄存器时钟到达时间比后一块电路板中移位寄存器的早，且由于时钟信号从后向前传输，后面的时钟信号可以在数据信号到达之前就已经全部到达，使得电路中的移位寄存器的时钟触发沿可以稳定的打中有效电平，电路中的数据输出就不会产生误动作，电路的驱动能力也会相对增强。相比于现有技术，本专利技术实施例无需增加时钟缓冲器buffer电路这些电路硬件，降低了电路的复杂度，极大地降低了红外触摸设备相关电路的运行功耗与硬件成本。附图说明为了更清楚地说明本专利技术的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中的移位寄存器电路的电路结构示意图；图2是现有技术中的移位寄存器的时钟输出图；图3是现有技术中增添buffer的移位寄存器的电路结构示意图；图4是本专利技术实施例提供的一种移位寄存器电路的电路结构示意图；图5是本专利技术实施例提供的一种移位寄存器电路的时序图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一：本专利技术实施例提供了一种移位寄存器电路，请参见图4是本专利技术实施例提供的一种移位寄存器电路的电路结构示意图。图5是本专利技术的实施例提供的一种移位寄存器电路的时序图。本实施例中的移位寄存器电路包括：用于输出时钟信号的时钟信号提供端、用于输出数据信号的数据信号提供端及多个移位寄存器单元。需要说明的是，多个所述移位寄存器单元以级联方式连接，且均具有时钟信号输入端、数据信号输入端及数据信号输出端。其中，上一级的所述移位寄存器单元的所述数据信号输出端与下一级的所述移位寄存器单元的所述数据信号输入端连接，所述数据信号提供端与第一级的所述移位寄存器单元的所述数据信号输入端连接；多个所述移位寄存器单元的所述时钟信号输入端，按级联的先后顺序依次连接；所述时钟信号提供端与最后一级的所述移位寄存器单元的所述时钟信号输入端连接。在本实施例中，具体的，所述移位寄存器单元为D触发器。在所述触发器中，数据信号输入到触发器的数据信号输入端D，为便于说明，在输入到触发器时钟信号输入端CLK的时钟信号的上升沿接收数据，提供用于产生输出的输出信号Q。如图4所示，在触发器FF0中，数据信号Din输入到触发器FF0的数据信号输入端D，然后从数据信号输出端Q端输出Q1。在触发器FFn-3中，数据信号输入端D接收上一个触发器的输出信号，从数据信号输出端Q输出Qn-3。在触发器FFn-2中，从上一个触发器FFn-3的输出Qn-3输入到数据信号输入端D并从数据信号输出端Q端输出Qn-2。在触发器FFn-1中，从上一个触发器FFn-2的输出Qn-2输入到数据信号输入端D并从数据信号输出端Q端输出Qn-1。在触发器FFn中，从上一个触发器FFn-1的输出Qn-1输入到数据信号输入端D并从数据信号输出端Q端输出Qn。在本实施例所述移位寄存器本文档来自技高网...

【技术保护点】
1.一种移位寄存器电路，其特征在于，包括：用于输出时钟信号的时钟信号提供端、用于输出数据信号的数据信号提供端及多个移位寄存器单元；多个所述移位寄存器单元以级联方式连接，且均具有时钟信号输入端、数据信号输入端及数据信号输出端；其中，上一级的所述移位寄存器单元的所述数据信号输出端与下一级的所述移位寄存器单元的所述数据信号输入端连接，所述数据信号提供端与第一级的所述移位寄存器单元的所述数据信号输入端连接；多个所述移位寄存器单元的所述时钟信号输入端，按级联的先后顺序依次连接；所述时钟信号提供端与最后一级的所述移位寄存器单元的所述时钟信号输入端连接。

【技术特征摘要】
1.一种移位寄存器电路，其特征在于，包括：用于输出时钟信号的时钟信号提供端、用于输出数据信号的数据信号提供端及多个移位寄存器单元；多个所述移位寄存器单元以级联方式连接，且均具有时钟信号输入端、数据信号输入端及数据信号输出端；其中，上一级的所述移位寄存器单元的所述数据信号输出端与下一级的所述移位寄存器单元的所述数据信号输入端连接，所述数据信号提供端与第一级的所述移位寄存器单元的所述数据信号输入端连接；多个所述移位寄...

【专利技术属性】
技术研发人员：刘军刚，方展航，吴称列，
申请(专利权)人：广州华欣电子科技有限公司，
类型：发明
国别省市：广东,44