一种压接型IGBT器件的芯片互补均流封装方法及装置制造方法及图纸

本发明专利技术实施例提供了一种压接型IGBT器件的芯片互补均流封装方法及装置，该压接型IGBT器件的芯片互补均流封装方法包括：测试各待选芯片的阈值电压；将各待选芯片按照阈值电压的大小进行排序，得到芯片序列组；根据预设数量要求及预设筛选条件，从芯片序列组中按照排序依次选取待选芯片，得到多个待封装芯片组；根据各待封装芯片组中的各待选芯片的通态电阻对各待封装芯片组进行封装。通过实施本发明专利技术，通过对阈值电压的筛选并考虑通态电阻的影响，减小了各个芯片中电流的差异，使得封装于压接型IGBT器件的各个芯片之间实现了互补均流，进而提高了压接型IGBT器件的使用寿命。

A Complementary Current Sharing Packaging Method and Device for Pressed IGBT Devices

The embodiment of the present invention provides a complementary current sharing packaging method and device for the chip of a pressed IGBT device. The complementary current sharing packaging method for the chip of the pressed IGBT device includes: testing the threshold voltage of each chip to be selected; sorting each chip to be selected according to the size of the threshold voltage to obtain the chip sequence group; and selecting the chip sequence according to the preset number requirements and preset screening conditions. In the group, the selected chips are sequentially selected to obtain a number of chipsets to be packaged, and the chipsets to be packaged are packaged according to the on-state resistance of the chipsets to be packaged. By implementing the present invention, the current difference in each chip is reduced by screening the threshold voltage and considering the effect of on-state resistance, and the complementary current sharing is realized among the chips encapsulated in the compression IGBT device, thereby improving the service life of the compression IGBT device.

【技术实现步骤摘要】
一种压接型IGBT器件的芯片互补均流封装方法及装置
本专利技术涉及功率半导体
，具体涉及一种压接型IGBT器件的芯片互补均流封装方法及装置。
技术介绍
在大功率电力电子应用场合，压接型器件以期多芯片并联、失效短路，易于串联等优点得到广泛应用。压接式IGBT器件在开通时，器件内部每个芯片流过的电流由于芯片参数的差异，导致各自的电流并不相同。这必然导致长期工作情况下，不同的芯片通过电流长期存在差异，进而影响压接式IGBT器件的使用寿命。在现有技术中还没有简洁有效的方式可以解决各个芯片之间电流不相同的问题。
技术实现思路
本专利技术实施例提供了一种压接型IGBT器件的芯片互补均流封装方法及装置，以克服现有技术中的压接式IGBT器件在开通时，器件内部每个芯片流过的电流由于芯片参数的差异，导致各自的电流并不相同，影响器件使用寿命的问题。根据第一方面，本专利技术实施例提供了一种压接型IGBT器件的芯片互补均流封装方法，包括：测试各待选芯片的阈值电压；将所述各待选芯片按照所述阈值电压的大小进行排序，得到芯片序列组；根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组；根据各所述待封装芯片组中的各所述待选芯片的通态电阻对各所述待封装芯片组进行封装。结合第一方面，在第一方面的第一实施方式中，所述根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组，包括：步骤S31：从所述芯片序列组中按照排序依次选取预设数量要求的多个所述待选芯片，得到备选组；步骤S32：计算所述备选组中各所述待选芯片的各所述阈值电压的最大偏差；步骤S33：判断所述最大偏差是否满足预设偏差范围；步骤S34：当各所述最大偏差满足预设偏差范围时，将所述备选组确定为所述待封装芯片组；重复执行所述步骤S31至所述步骤S34，确定多组所述待封装芯片组，直至所述芯片序列组中芯片的数量小于所述预设数量要求。结合第一方面的第一实施方式，在第一方面的第二实施方式中，所述根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组，还包括：步骤S35：当各所述最大偏差不满足预设偏差范围时，从所述备选组中剔除序号最小的所述待选芯片；步骤S36：从所述芯片序列组中按照排序选取下一序号的所述待选芯片，并将所述待选芯片补入所述备选组，返回所述步骤S32。结合第一方面的第一实施方式，在第一方面的第三实施方式中，，通过以下公式计算所述最大偏差：其中，β表示最大偏差，Vth,max表示所述阈值电压的最大值，Vth,min表示所述阈值电压的最小值，N表示芯片数量。结合第一方面，在第一方面的第四实施方式中，，所述根据各所述待封装芯片组中的各所述待选芯片的通态阻值对各所述待封装芯片组进行封装，包括：测试所述待封装芯片组中的各所述待选芯片的通态电阻；将所述待封装芯片组中的各所述待选芯片按照所述通态电阻从小到大进行排序，得到通态电阻芯片序列组；将所述通态电阻芯片序列组中小于预设序号的各所述待选芯片封装于待封装压接型IGBT器件的中心位置，将所述通态电阻芯片序列组中大于或等于所述预设序号的各所述待选芯片封装于所述待封装压接型IGBT器件的边缘位置。根据第二方面，本专利技术实施例提供了一种压接型IGBT器件的芯片互补均流封装装置，包括：阈值电压测试模块，用于测试各待选芯片的阈值电压；芯片序列组生成模块，用于将所述各待选芯片按照所述阈值电压的大小进行排序，得到芯片序列组；待封装芯片组选取模块，用于据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组；封装模块，用于根据各所述待封装芯片组中的各所述待选芯片的通态电阻对各所述待封装芯片组进行封装。根据第三方面，本专利技术实施例提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行第一方面或者第一方面的任意一种实施方式中所述的压接型IGBT器件的芯片互补均流封装方法。根据第四方面，本专利技术实施例提供了一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行第一方面或者第一方面的任意一种实施方式中所述的压接型IGBT器件的芯片互补均流封装方法。本专利技术技术方案，具有如下优点：本专利技术实施例提供的压接型IGBT器件的芯片互补均流封装方法，通过测试待选芯片的阈值电压，按照阈值电压的大小进行排序得到芯片序列组，并从芯片序列组中根据预设数量要求和预设筛选条件得到多个待封装芯片组，根据待封装芯片组中各芯片的通态电阻对该待封装芯片组进行封装。从而通过对阈值电压的筛选并考虑通态电阻的影响，减小了各个芯片中电流的差异，使得封装于压接型IGBT器件的各个芯片之间实现了互补均流，进而提高了压接型IGBT器件的使用寿命。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例中压接型IGBT器件的芯片互补均流封装方法的流程图；图2为本专利技术实施例中根据预设数量要求及预设筛选条件，从芯片序列组中按照排序依次选取待选芯片，得到多个待封装芯片组的具体流程图；图3为本专利技术实施例中根据各待封装芯片组中的各待选芯片的通态阻值对各待封装芯片组进行封装的具体流程图；图4为本专利技术实施例中压接型IGBT器件的芯片互补均流封装装置的结构示意图；图5为本专利技术实施例中电子设备的结构示意图。具体实施方式下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。此外，下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。实施例1本专利技术实施例提供了一种压接型IGBT器件的芯片互补均流封装方法，如图1所示，该压接型IGBT器件的芯片互补均流封装方法包括：步骤S1：测试各待选芯片的阈值电压。在实际应用中，可以将待选芯片接入现有技术中的各类电压测试仪或根据实际需要搭建的测试系统进行测试，得到各芯片的阈值电压，本专利技术并不以此为限。步骤S2：将各待选芯片按照阈值电压的大小进行排序，得到芯片序列组。步骤S3：根据预设数量要求及预设筛选条件，从芯片序列组中按照排序依次选取待选芯片，得到多个待封装芯片组。步骤S4：根据各待封装芯片组中的各待选芯片的通态电阻对各待封装芯片组进行封装。通过上述步骤S1至步骤S4，本专利技术实施例提供的压接型IGBT器件的芯片互补均流封装方法，通过对阈值电压的筛选并考虑通态电阻的影响，减小了各个芯片中电流的差异，使得封装于压接型IGBT器件的各个芯片之间实现了互补均流，进而提高了压接型IGBT器件的使用寿命。以下将结合具体实例对本专利技术实施例提供的压本文档来自技高网...

【技术保护点】
1.一种压接型IGBT器件的芯片互补均流封装方法，其特征在于，包括：测试各待选芯片的阈值电压；将所述各待选芯片按照所述阈值电压的大小进行排序，得到芯片序列组；根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组；根据各所述待封装芯片组中的各所述待选芯片的通态电阻对各所述待封装芯片组进行封装。

【技术特征摘要】
2018.09.29 CN 20181115191571.一种压接型IGBT器件的芯片互补均流封装方法，其特征在于，包括：测试各待选芯片的阈值电压；将所述各待选芯片按照所述阈值电压的大小进行排序，得到芯片序列组；根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组；根据各所述待封装芯片组中的各所述待选芯片的通态电阻对各所述待封装芯片组进行封装。2.根据权利要求1所述的压接型IGBT器件的芯片互补均流封装方法，其特征在于，所述根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组，包括：步骤S31：从所述芯片序列组中按照排序依次选取预设数量要求的多个所述待选芯片，得到备选组；步骤S32：计算所述备选组中各所述待选芯片的各所述阈值电压的最大偏差；步骤S33：判断所述最大偏差是否满足预设偏差范围；步骤S34：当各所述最大偏差满足预设偏差范围时，将所述备选组确定为所述待封装芯片组；重复执行所述步骤S31至所述步骤S34，确定多组所述待封装芯片组，直至所述芯片序列组中芯片的数量小于所述预设数量要求。3.根据权利要求2所述的压接型IGBT器件的芯片互补均流封装方法，其特征在于，所述根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组，还包括：步骤S35：当各所述最大偏差不满足预设偏差范围时，从所述备选组中剔除序号最小的所述待选芯片；步骤S36：从所述芯片序列组中按照排序选取下一序号的所述待选芯片，并将所述待选芯片补入所述备选组，返回所述步骤S32。4.根据权利要求2所述的压接型IGBT器件的芯片互补均流封装方法，其特征在于，通过以下公式计算所述最大偏差：...

【专利技术属性】
技术研发人员：陈中圆，张语，张西子，陈艳芳，李翠，
申请(专利权)人：全球能源互联网研究院有限公司，
类型：发明
国别省市：北京,11