一种发光二极管外延片及其制备方法技术

本发明专利技术公开了一种发光二极管外延片及其制备方法，属于半导体技术领域。所述发光二极管外延片包括衬底、N型半导体层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上，所述发光二极管外延片还包括多个插入层，每个所述插入层的材料采用二维纳米材料MoS2，所述多个插入层间隔设置在所述有源层和所述P型半导体层之间。本发明专利技术通过在有源层和P型半导体层之间间隔设置多个插入层，每个插入层的材料采用二维纳米材料MoS2，可以增强对电子的限制能力，提高空穴的有效注入，有利于提高有源层中电子和空穴的复合效率，最终提升整个发光二极管的发光效率。

A Light Emitting Diode Epitaxy Sheet and Its Preparation Method

The invention discloses a light emitting diode epitaxy sheet and a preparation method thereof, which belongs to the field of semiconductor technology. The light emitting diode epitaxy sheet comprises a substrate, a N-type semiconductor layer, an active layer, an electronic barrier layer and a P-type semiconductor layer. The N-type semiconductor layer, the active layer, the electronic barrier layer and the P-type semiconductor layer are successively overlapped on the substrate. The light emitting diode epitaxy sheet also comprises a plurality of insertion layers, each of which is made of a two-dimensional nanomaterial MoS. 2. The multiple insertion layers are spaced between the active layer and the P-type semiconductor layer. By setting multiple insertion layers between the active layer and the P-type semiconductor layer, the material of each insertion layer adopts two-dimensional nano-material MoS2, which can enhance the restriction ability of electrons, improve the effective injection of holes, help to improve the composite efficiency of electrons and holes in the active layer, and ultimately improve the light-emitting efficiency of the whole light-emitting diode.

【技术实现步骤摘要】
一种发光二极管外延片及其制备方法
本专利技术涉及半导体
，特别涉及一种发光二极管外延片及其制备方法。
技术介绍
发光二极管(英文：LightEmittingDiode，简称：LED)是一种能发光的半导体电子元件。氮化镓(GaN)具有良好的热导性能，同时具有耐高温、耐酸碱、高硬度等优良特性，使氮化镓(GaN)基LED受到越来越多的关注和研究。外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层，N型半导体层、有源层和P型半导体层依次层叠在衬底上。衬底用于为外延材料提供生长表面，N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。N型半导体提供的电子数量远大于P型半导体层的空穴数量，加上电子的体积远小于空穴的体积，导致注入有源层中的电子数量远大于空穴数量。为了避免N型半导体层提供的电子迁移到P型半导体层中与空穴进行非辐射复合，通常会在有源层和P型半导体层之间设置电子阻挡层，对电子的跃迁起到阻挡作用，抑制电子溢流。在实现本专利技术的过程中，专利技术人发现现有技术至少存在以下问题：电子阻挡层的材料采用高铝组分的氮化铝镓。由于氮化镓晶体质量的好坏与掺入杂质的多少负相关，因此电子阻挡层中较高的铝组分会导致氮化镓的晶体质量较差，缺陷密度较高，限制空穴的有效注入，影响有源层中电子和空穴的复合效率，最终降低发光二极管的发光效率。
技术实现思路
本专利技术实施例提供了一种发光二极管外延片及其制备方法，能够解决现有技术限制空穴有效注入，降低发光二极管发光效率的问题。所述技术方案如下：一方面，本专利技术实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上，所述发光二极管外延片还包括多个插入层，每个所述插入层的材料采用二维纳米材料MoS2，所述多个插入层间隔设置在所述有源层和所述P型半导体层之间。可选地，每个所述插入层的厚度为0.3nm～2nm。优选地，位于各个所述插入层两侧的电子阻挡层的厚度为所述插入层的厚度的15倍～20倍。更优选地，所述多个插入层的数量为3个～10个。可选地，最靠近所述有源层的插入层与相邻的电子阻挡层的厚度比、最靠近所述P型半导体层的插入层与相邻的电子阻挡层的厚度比中的至少一个，为各个所述插入层与相邻的电子阻挡层的厚度比中的最大值。另一方面，本专利技术实施例提供了一种发光二极管外延片的制备方法，所述制备方法包括：提供一衬底；在所述衬底上依次生长N型半导体层、有源层、电子阻挡层和P型半导体层，并在所述有源层和所述P型半导体层之间间隔设置多个插入层，每个所述插入层的材料采用二维纳米材料MoS2。可选地，每个所述插入层采用如下方式形成：分别对MoO3粉末和S粉进行加热，形成气态的MoO3和S；气态的MoO3和S反应，形成MoS2沉积在基底上，所述基底为所述有源层或者所述电子阻挡层。优选地，所述MoO3粉末的加热温度为750℃～850℃，所述S粉的加热温度为100℃～150℃。更优选地，所述MoO3粉末和所述S粉所在环境的真空度为60torr～400torr。优选地，所述MoS2的沉积时间为10min～20min。本专利技术实施例提供的技术方案带来的有益效果是：通过在有源层和P型半导体层之间间隔设置多个插入层，每个插入层的材料采用二维纳米材料MoS2，二维纳米材料的厚度很薄，对氮化镓晶体结构的影响可以忽略不计，因此不会导致电子阻挡层的晶体质量较差。同时二维纳米材料MoS2为直接带隙宽禁带半导体，可以改变插入位置界面的能带结构，增加界面处的带隙(导带底部与价带顶部之间的差值)。导带的势垒高度提升，可以增强对电子的限制能力，价带的势垒高度降低，可以提高空穴的有效注入，都有利于提高有源层中电子和空穴的复合效率，最终提升整个发光二极管的发光效率。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种发光二极管外延片的结构示意图；图2是本专利技术实施例提供的多个插入层的一种设置方式的示意图；图3是本专利技术实施例提供的多个插入层的另一种设置方式的示意图；图4是本专利技术实施例提供的多个插入层的又一种设置方式的示意图；图5是本专利技术实施例提供的多个插入层的又一种设置方式的示意图；图6是本专利技术实施例提供的一种发光二极管外延片的制备方法的流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。本专利技术实施例提供了一种发光二极管外延片。图1为本专利技术实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10、N型半导体层20、有源层30、电子阻挡层40和P型半导体层50，N型半导体层20、有源层30、电子阻挡层40和P型半导体层50依次层叠在衬底10上。在本实施例中，该发光二极管外延片还包括多个插入层，每个插入层的材料采用二维纳米材料MoS2。图2为本专利技术实施例提供的多个插入层的一种设置方式的示意图，图3为本专利技术实施例提供的多个插入层的另一种设置方式的示意图，图4为本专利技术实施例提供的多个插入层的又一种设置方式的示意图，图5为本专利技术实施例提供的又一种设置方式的示意图。参见图2～图5，多个插入层100间隔设置在有源层30和P型半导体层50之间。具体地，如图2所示，可以多个插入层100均设置在电子阻挡层40中。如图3所示，也可以一个插入层100设置在有源层30和电子阻挡层40之间，其它插入层100设置在电子阻挡层40中。如图4所示，还可以一个插入层100设置在电子阻挡层40和P型半导体层50之间，其它插入层100设置在电子阻挡层中。如图5所示，还可以一个插入层100设置在有源层30和电子阻挡层40之间，另一个插入层100设置在电子阻挡层40和P型半导体层50之间，其它插入层100设置在电子阻挡层中。在具体实现时，如果多个插入层100的数量只有两个，则在图5所示的设置方式中，电子阻挡层40中没有设置插入层100，即只有一个插入层100设置在有源层30和电子阻挡层40之间，一个插入层100设置在电子阻挡层40和P型半导体层50之间。本专利技术实施例通过在有源层和P型半导体层之间间隔设置多个插入层，每个插入层的材料采用二维纳米材料MoS2，二维纳米材料的厚度很薄，对氮化镓晶体结构的影响可以忽略不计，因此不会导致电子阻挡层的晶体质量较差。同时二维纳米材料MoS2为直接带隙宽禁带半导体，可以改变插入位置界面的能带结构，增加界面处的带隙(导带底部与价带顶部之间的差值)。导带的势垒高度提升，可以增强对电子的限制能力，价带的势垒高度降低，可以提高空穴的有效注入，都有利于提高有源层中电子和空穴的复合效率，最终提升整个发光二极管的发光效率。可选地，每个插入层100的厚度可以为0.3nm～2nm，如1nm。插入层的厚度很薄，不会对氮化镓的晶体结本文档来自技高网...

【技术保护点】
1.一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上，其特征在于，所述发光二极管外延片还包括多个插入层，每个所述插入层的材料采用二维纳米材料MoS2，所述多个插入层间隔设置在所述有源层和所述P型半导体层之间。

【技术特征摘要】
1.一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上，其特征在于，所述发光二极管外延片还包括多个插入层，每个所述插入层的材料采用二维纳米材料MoS2，所述多个插入层间隔设置在所述有源层和所述P型半导体层之间。2.根据权利要求1所述的发光二极管外延片，其特征在于，每个所述插入层的厚度为0.3nm～2nm。3.根据权利要求2所述的发光二极管外延片，其特征在于，位于各个所述插入层两侧的电子阻挡层的厚度为所述插入层的厚度的15倍～20倍。4.根据权利要求3所述的发光二极管外延片，其特征在于，所述多个插入层的数量为3个～10个。5.根据权利要求1～4任一项所述的发光二极管外延片，其特征在于，最靠近所述有源层的插入层与相邻的电子阻挡层的厚度比、最靠近所述P型半导体层的插入层与相邻的电子阻挡层的厚度比中的至少一个，为各个所述插入层...

【专利技术属性】
技术研发人员：郭炳磊，王群，葛永晖，吕蒙普，李鹏，
申请(专利权)人：华灿光电浙江有限公司，
类型：发明
国别省市：浙江,33