半导体装置及其制造方法制造方法及图纸

本发明专利技术实施例涉及一种半导体装置及其制造方法。本发明专利技术实施例提供一种用于制造半导体装置的方法。接纳半导体衬底。图案化所述半导体衬底以形成彼此间隔的多个突出部，其中所述突出部包括基底区段，及堆叠在所述基底区段上的晶种区段。形成多个第一绝缘结构，从而覆盖所述基底区段侧壁且暴露所述晶种区段的侧壁。形成多个间隔件，从而覆盖所述晶种区段的所述侧壁。部分移除所述第一绝缘结构以部分暴露所述基底区段的所述侧壁。移除从所述第一绝缘结构暴露的所述基底区段。在所述晶种区段下方形成多个第二绝缘结构。

Semiconductor Device and Its Manufacturing Method

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术实施例涉及半导体装置及其制造方法。
技术介绍
近年来，应变松弛缓冲器(SRB)经生长在块体半导体衬底(诸如硅衬底)上，且用作虚拟衬底(VS)以外延生长具有不同于所述块体衬底的晶格常数的另一半导体材料。然而，SRB经受缺陷问题，且经外延生长半导体材料的厚度受其理论临界厚度限制。
技术实现思路
本专利技术的实施例涉及一种用于制造半导体装置的方法，其包括：接纳半导体衬底；图案化所述半导体衬底以形成彼此间隔的多个突出部，其中所述突出部包括基底区段，及堆叠在所述基底区段上的晶种区段；形成多个第一绝缘结构，从而覆盖所述基底区段的侧壁且暴露所述晶种区段的侧壁；形成多个间隔件，从而覆盖所述晶种区段的所述侧壁；部分移除所述第一绝缘结构以部分暴露所述基底区段的所述侧壁；移除从所述第一绝缘结构暴露的所述基底区段；及在所述晶种区段下方形成多个第二绝缘结构。本专利技术的实施例涉及一种用于制造半导体装置的方法，其包括：接纳半导体衬底；图案化所述半导体衬底以形成彼此间隔开的多个突出部；覆盖所述多个突出部的顶部部分及底部部分的侧壁，而暴露所述多个突出部的中间部分；移除所述多个突出部的所述中间部分；在所述多个突出部的所述底部部分与所述顶部部分之间形成一绝缘层；及在所述突出部的所述顶部部分上生长多个半导体结构。本专利技术的实施例涉及一种半导体装置，其包括：半导体衬底，其包含一表面，及从所述半导体衬底的所述表面突出的多个突出部；一绝缘层，其在所述半导体衬底上方；及多个堆叠式半导体通道，其在所述绝缘层上方，其中所述多个堆叠式半导体通道基本上与所述多个突出部对准，且通过所述绝缘层与所述多个突出部隔开。附图说明当结合附图阅读时，从以下实施方式最佳理解本专利技术实施例的方面。应注意，根据行业中的标准实践，各种结构不按比例绘制。实际上，为清晰论述，各种结构的尺寸可任意增大或减小。图1为绘示根据本揭露的一或多个实施例的各种方面的用于制造半导体装置的方法的流程图。图2为绘示根据本揭露的一或多个实施例的各种方面的用于制造半导体装置的方法的流程图。图3A、3B、3C、3D、3E、3F、3G、3H、3I、3J、3K、3L及3M是根据本揭露的一或多个实施例的制造半导体装置的各种操作的一或多者处的示意图。图4为绘示临界厚度与不同组合物中的硅锗之间的关系的图。图5A、5B及5C是根据本揭露的一或多个实施例的制造半导体装置的各种操作的一或多者处的示意图。图6A、6B及6C是根据本揭露的一或多个实施例的制造半导体装置的各种操作的一或多者处的示意图。图7A、7B及7C是根据本揭露的一或多个实施例的制造半导体装置的各种操作的一或多者处的示意图。图8A、8B、8C、8D及8E是根据本揭露的一或多个实施例的制造半导体装置的各种操作的一或多者处的示意图。图9A、9B、9C、9D、9E、9F、9G及9H是根据本揭露的一或多个实施例的制造半导体装置的各种操作的一或多者处的示意图。图10是根据本揭露的一或多个实施例的半导体装置的示意图。图11是根据本揭露的一或多个实施例的半导体装置的示意图。具体实施方式以下揭露内容提供用于实施本揭露的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且不旨在限制。举例来说，在下列描述中的第一构件形成于一第二构件上方或上可包含其中所述第一构件及所述第二构件经形成直接接触的实施例，且也可包含其中额外构件可形成在所述第一构件与所述第二构件之间，使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复出于简化及清楚的目的，且本身不指示所论述的各个实施例及/或配置之间的关系。此外，为便于描述，可在本文中使用诸如“在…下面”、“在…下方”、“下”、“在…上方”、“上”、“在…上”及类似者的空间相对术语来描述一个元件或构件与另一(些)元件或构件的关系，如图中绘示。空间相对术语旨在涵盖除在图中描绘的定向以外的使用或操作中的装置的不同定向。设备可以其它方式经定向(旋转90度或按其它定向)且本文中使用的空间相对描述符同样可相应地解释。如本文中所使用，术语(诸如“第一”、“第二”及“第三”)描述各种元件、组件、区、层及/或区段，这些元件、组件、区、层及/或区段不应受这些术语限制。这些术语可仅用于区分一个元件、组件、区、层或区段与另一元件、组件、区、层或区段。术语(诸如“第一”、“第二”及“第三”)在本文中使用时并不意指一序列或顺序，除非上下文另有明确指示。如本文中使用，术语“近似”、“基本上”、“基本”及“大约”用于描述且考量较小变动。当结合事件或状况使用时，所述术语可能是指其中确切地发生所述事件或状况的例项以及其中近似发生所述事件或状况的例项。例如，当结合数值使用时，所述术语可能是指小于或等于所述数值的±10％的一变动范围，如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％或小于或等于±0.05％。例如，若两个数值之间的差小于或等于所述值的一平均数的±10％，如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％或小于或等于±0.05％，则所述值可被视为“基本上”相同或相等。例如，“基本上”平行可能是指相对于0°小于或等于±10°的一角度变动范围，如小于或等于±5°，小于或等于±4°，小于或等于±3°，小于或等于±2°，小于或等于±1°，小于或等于±0.5°，小于或等于±0.1°或小于或等于±0.05°。例如，“基本上”垂直可能是指相对于90°小于或等于±10°的一角度变动范围，如小于或等于±5°，小于或等于±4°，小于或等于±3°，小于或等于±2°，小于或等于±1°，小于或等于±0.5°，小于或等于±0.1°或小于或等于±0.05°。可通过任何适当方法图案化鳍片。例如，可使用一或多个光刻程序(包含双重图案化或多重图案化程序)来图案化鳍片。一般来说，双重图案化或多重图案化程序组合光刻及自对准程序，从而容许产生(例如)具有小于原本可使用单一、直接光刻程序获得的节距的节距的图案。例如，在一个实施例中，牺牲层经形成在衬底上方且使用光刻程序图案化。使用自对准程序与经图案化牺牲层并排形成间隔件。接着移除牺牲层，且接着可使用剩余间隔件以图案化鳍片。如本文使用，术语“半导体衬底”可能是指块体半导体衬底或包含半导体基底及堆叠于半导体基底上的半导体晶种层的复合半导体衬底。在本揭露的一或多个实施例中，具有小于其临界厚度的厚度的半导体晶种层用作晶种层及应变转移介质。基本上不含缺陷的半导体晶种层容许外延生长在其上的另一半导体层应变。半导体晶种层也容许外延生长在其上的半导体层甚至在其厚度超过其理论临界厚度时基本上不含缺陷。半导体晶种层可为块体半导体衬底的一部分，或生长在半导体基底上的半导体层。图1为绘示根据本揭露的一或多个实施例的各种方面的用于制造半导体装置的方法的流程图。方法100开始于操作110，其中接纳一半导体衬底。方法100继续操作120，其中图案化半导体衬底以形成彼此间隔开的多个突出部。突出部的各者包含基底区本文档来自技高网...

【技术保护点】
1.一种用于制造半导体装置的方法，其包括：接纳半导体衬底；图案化所述半导体衬底以形成彼此间隔的多个突出部，其中所述突出部包括基底区段，及堆叠在所述基底区段上的晶种区段；形成多个第一绝缘结构，从而覆盖所述基底区段的侧壁且暴露所述晶种区段的侧壁；形成多个间隔件，从而覆盖所述晶种区段的所述侧壁；部分移除所述第一绝缘结构以部分暴露所述基底区段的所述侧壁；移除从所述第一绝缘结构暴露的所述基底区段；及在所述晶种区段下方形成多个第二绝缘结构。

【技术特征摘要】
2017.10.30 US 62/578,840;2018.04.23 US 15/960,2331.一种用于制造半导体装置的方法，其包括：接纳半导体衬底；图案化所述半导体衬底以形成彼此间隔的多个突出部，其中所述突出...

【专利技术属性】
技术研发人员：云惟胜，林佑儒，余绍铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71