鳍式场效应晶体管及其形成方法技术

一种方法包括：在第一鳍的相对侧壁上形成第一间隔件，其中第一鳍突出到衬底之上；凹进第一鳍以在第一间隔件之间形成第一凹槽；使用烘烤工艺处理第一间隔件，其中，处理第一间隔件改变了第一间隔件的轮廓。该方法还包括在处理第一间隔件之后，在第一鳍的顶面上方外延生长第一半导体材料。本发明专利技术实施例涉及鳍式场效应晶体管及其形成方法。

Fin Field Effect Transistor and Its Formation Method

【技术实现步骤摘要】
鳍式场效应晶体管及其形成方法
本专利技术实施例涉及鳍式场效应晶体管及其形成方法。
技术介绍
由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体产业已经经历了快速增长。在大多数情况下，集成密度的这种提高来自最小部件尺寸的不断减小，这允许将更多的组件集成到给定区域内。鳍式场效应晶体管(FinFET)器件正普遍地用在集成电路中。FinFET器件具有三维结构，其中，该三维结构包括从衬底突出的半导体鳍。栅极结构包裹在半导体鳍周围，其中，该栅极结构配置为控制FinFET器件的导电沟道内的电荷载流子的流动。例如，在三栅极FinFET器件中，栅极结构包裹在半导体鳍的三侧周围，从而在半导体鳍的三侧上形成导电沟道。
技术实现思路
根据本专利技术的一些实施例，提供了一种形成鳍式场效应晶体管的方法，包括：在第一鳍的相对侧壁上形成第一间隔件，其中，所述第一鳍突出于衬底之上；凹进所述第一鳍以在所述第一间隔件之间形成第一凹槽；使用烘烤工艺处理所述第一间隔件，其中，处理所述第一间隔件改变了所述第一间隔件的轮廓；以及在处理所述第一间隔件之后，在所述第一鳍的顶面上方外延生长第一半导体材料。根据本专利技术的另一些实施例，还提供了一种形成鳍式场效应晶体管的方法，包括：在第一鳍的相对侧壁上形成第一间隔件；在第二鳍的相对侧壁上形成第二间隔件；凹进所述第一鳍和所述第二鳍，其中，所述凹进在所述第一间隔件之间形成第一凹槽并且在所述第二间隔件之间形成第二凹槽；重新成形所述第一间隔件和所述第二间隔件；以及在所述第一凹槽和所述第二凹槽中生长外延材料。根据本专利技术的又一些实施例，还提供了一种鳍式场效应晶体管(FinFET)器件，包括：第一鳍和第二鳍；第一间隔件，位于所述第一鳍的相对两侧上，其中，所述第一间隔件的内侧壁远离所述第一鳍的纵轴弯曲；第二间隔件，位于所述第二鳍的相对两侧上，其中，所述第二间隔件的内侧壁远离所述第二鳍的中心轴弯曲；以及半导体材料，位于所述第一间隔件之间并且位于所述第二间隔件之间，所述半导体材料从所述第一鳍连续延伸至所述第二鳍。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1示出根据一些实施例的鳍式场效应晶体管(FinFET)的透视图。图2至图5、图6A、图6B、图7A、图7B、图7C、图8A、图8B、图9至图14、图15A和图15B示出根据一些实施例的在各个制造阶段处的FinFET器件的各种图。图16示出在一些实施例中用于形成半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。在形成FinFET器件的上下文中，并且特别地，在形成多鳍FinFET器件的外延源极/漏极区的上下文中讨论本专利技术的实施例。根据一些实施例，在外延生长源极/漏极材料之前，实施预烘烤工艺以重新成形位于每个鳍的相对侧上的间隔件。在一些实施例中，预烘烤工艺弯曲间隔件的内侧壁以促进外延源极/漏极材料的水平生长，并且因此，在多个鳍上方产生具有增加的体积的合并的源极/漏极区。在一些实施例中，合并的源极/漏极区的增加的体积允许与后续形成的源极/漏极接触插塞的可靠连接，降低了接触电阻，并且减少了在形成源极/漏极接触插塞期间蚀刻穿过源极/漏极区的可能性。图1以透视图示出FinFET30的实例。FinFET30包括具有鳍64的衬底50。鳍64突出到设置在鳍64的相对侧上的相邻的隔离区62之上。栅极电介质66沿着鳍64的侧壁并且位于鳍64的顶面上方，并且栅极68位于栅极电介质66上方。源极/漏极区80位于栅极电介质66和栅极68的相对两侧上的鳍64中。图1还示出在后续图中使用的参考截面。截面B-B沿着FinFET30的栅极68的纵轴延伸。截面A-A垂直于截面B-B并且沿着鳍64的纵轴，并且例如，在源极/漏极区80之间的电流流动的方向上。截面C-C平行于截面B-B并且跨越源极/漏极区80。为了简明，后续附图是指这些参考截面。图2至图5、图6A、图6B、图7A、图7B、图7C、图8A、图8B、图9至图14、图15A和图15B示出根据一些实施例的在各个制造阶段处的FinFET器件100的各个图。除了多个鳍之外，FinFET器件100类似于图1中的FinFET30。图2至图5示出沿着截面B-B的FinFET器件100的截面图。图6A和图6B分别示出沿着截面A-A和C-C的FinFET器件100的截面图。图7A示出沿着截面C-C的FinFET器件100的截面图，并且图7B和图7C示出各个实施例中的图7A中的FinFET器件100的间隔件的放大图。图8A和图8B分别示出沿着截面C-C和A-A的FinFET器件100的截面图。图9至图14和图15A示出沿着截面A-A的FinFET器件100的截面图，并且图15B示出沿着截面C-C的FinFET器件100的截面图。图2示出衬底50的截面图。衬底50可以是掺杂的(例如，掺杂有p型或n型掺杂剂)或未掺杂的诸如块状半导体、绝缘体上半导体(SOI)衬底等的半导体衬底。衬底50可以是诸如硅晶圆的晶圆。通常，SOI衬底包括形成在绝缘层上的半导体材料层。例如，绝缘层可为埋氧(BOX)层、氧化硅层等。在通常为硅衬底或玻璃衬底的衬底上提供绝缘层。还可以使用诸如多层衬底或梯度衬底的其他衬底。在一些实施例中，衬底50的半导体材料可以包括硅；锗；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。参考图3，使用例如光刻技术和蚀刻技术来图案化图2所示的衬底50。例如，在衬底50上方形成诸如衬垫氧化物层52和上面的衬垫氮化物层56的掩模层。衬垫氧化物层52可以是包括例如使用热氧化工艺形成的氧化硅的薄膜。衬垫氧化物层52可以用作衬底50和上面的衬垫氮化物层56之间的粘合层。在一些实施例中，衬垫氮化物层56由氮化硅、氮氧化硅、碳氮化硅等或它们的组合形成，并且可以使用低压化学气相沉积(LPCVD)或等离子体增强化学气相沉积(PECVD)(作为实例)来形成。可以使用光刻技术来图案化掩模层。通常，光刻技术利用沉积、照射(曝光)并显影光刻胶材料(未示出)以去除光刻胶材料的部分。剩余的光本文档来自技高网...

【技术保护点】
1.一种形成鳍式场效应晶体管的方法，包括：在第一鳍的相对侧壁上形成第一间隔件，其中，所述第一鳍突出于衬底之上；凹进所述第一鳍以在所述第一间隔件之间形成第一凹槽；使用烘烤工艺处理所述第一间隔件，其中，处理所述第一间隔件改变了所述第一间隔件的轮廓；以及在处理所述第一间隔件之后，在所述第一鳍的顶面上方外延生长第一半导体材料。

【技术特征摘要】
2017.10.31 US 15/799,3441.一种形成鳍式场效应晶体管的方法，包括：在第一鳍的相对侧壁上形成第一间隔件，其中，所述第一鳍突出于衬底之上；凹进所述第一鳍以在所述第一间隔件之间形成第一凹槽；使用烘烤工艺处理所述第一间隔件，其中，处理所述第一间隔件改变了所述第一间隔件的轮廓；以及在处理所述第一间隔件之后，在所述第一鳍的顶面上方外延生长第一半导体材料。2.根据权利要求1所述的方法，其中，使用包括分子氢的气体来实施所述烘烤工艺。3.根据权利要求2所述的方法，其中，在650℃和750℃之间的范围内的温度下实施所述烘烤工艺。4.根据权利要求3所述的方法，其中，在10托和80托之间的范围内的压力下实施所述烘烤工艺。5.根据权利要求4所述的方法，其中，实施所述烘烤工艺的持续时间在10秒至90秒之间。6.根据权利要求1所述的方法，其中，处理所述第一间隔件弯曲所述第一间隔件的内侧壁，从而在所述处理之后在位于所述第一间隔件的上表面和所述第一间隔件的底面之间的所述第一间隔件的内侧壁的中点处测量的所述第一间隔件的内侧壁之间的第一距离大于在所述处理之前在所述中点处测...

【专利技术属性】
技术研发人员：李宜静，游明华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71