【技术实现步骤摘要】
大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
本专利技术涉及基于二维材料的薄膜晶体管的制备，具体涉及一种大面积制备二维金属相与半导体相接触的薄层碲化钼面内异质结的方法及应用。
技术介绍
随着集成电路的发展，传统的硅基互补型金属氧化物半导体场效应晶体管工艺已经接近其物理极限，需要新的材料来延续摩尔定律。二维半导体材料由于其只有一个或几个原子层厚度的特点，可以有效地抑制由于器件沟道尺寸缩小所带来的短沟道效应。但是，由于二维半导体材料表面没有悬挂键，使得传统金属电极与二维半导体材料接触之间会形成隧穿层，从而形成比较大的接触电阻，严重影响了载流子的注入，限制了器件的性能。同时传统的通过重掺杂降低接触电阻的工艺对于二维材料并不适用。制备金属相与半导体相二维材料的面内异质结构并将金属电极与金属相二维材料接触的方法被证明可以有效地降低器件的接触电阻，从而获得高性能的电子器件。但是目前实现该结构的方法主要使用一些不能大规模制备的工艺，仅限于制备单个器件，因此专利技术一种大面积制备金属相与半导体相接触的二维材料面内异质结构的方法极为重要。
技术实现思路
针对以上现有...
【技术保护点】
1.一种大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法，包括以下步骤：1)在衬底上生长一层1‑10nm厚的钼薄膜；2)以碲单质为碲源，通过化学气相沉积法在衬底上形成半导体相碲化钼薄膜；3)通过光刻和刻蚀的方法图形化半导体相碲化钼薄膜，然后生长一层1‑10nm厚的钼薄膜，剥离光刻胶后得到金属钼和半导体相碲化钼相间的薄膜；4)以碲单质为碲源，通过化学气相沉积法使步骤3)生长的钼薄膜转变为金属相碲化钼薄膜，从而在衬底上形成金属相碲化钼和半导体相碲化钼相间的薄膜，得到金属相与半导体相接触的二维碲化钼面内异质结。
【技术特征摘要】
1.一种大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法，包括以下步骤：1)在衬底上生长一层1-10nm厚的钼薄膜；2)以碲单质为碲源，通过化学气相沉积法在衬底上形成半导体相碲化钼薄膜；3)通过光刻和刻蚀的方法图形化半导体相碲化钼薄膜，然后生长一层1-10nm厚的钼薄膜，剥离光刻胶后得到金属钼和半导体相碲化钼相间的薄膜；4)以碲单质为碲源，通过化学气相沉积法使步骤3)生长的钼薄膜转变为金属相碲化钼薄膜，从而在衬底上形成金属相碲化钼和半导体相碲化钼相间的薄膜，得到金属相与半导体相接触的二维碲化钼面内异质结。2.如权利要求1所述的方法，其特征在于，步骤1)和步骤3)中生长钼薄膜的方法是磁控溅射法或电子束蒸发镀膜。3.如权利要求1所述的方法，其特征在于，步骤1)中所述衬底是下层为导电层、上层为绝缘层的衬底。4.如权利要求1所述的方法，其特征在于，步骤2)和步骤4)在常压管式炉中进行，将前一步骤处理...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。