用于半导体器件的衬底噪声隔离结构制造技术

半导体器件的示例包括形成在半导体衬底(101)中的第一电路(102)和第二电路(104)。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第一保护结构(106‑1)，第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对(108‑1)。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第二保护结构(106‑2)，第二保护结构包括沿第一轴设置的第二不连续n+和p+扩散对(108‑2)，第二不连续n+和p+扩散对关于第一不连续n+和p+扩散对交错。

【技术实现步骤摘要】
【国外来华专利技术】用于半导体器件的衬底噪声隔离结构
本公开的示例一般地涉及电子电路，并且具体地涉及用于半导体器件的衬底噪声隔离结构。
技术介绍
硅集成电路(IC)遭受衬底耦合，因为衬底不是良好的绝缘体。通过半导体衬底在电路之间耦合电信号会引起噪声干扰并且影响电路的正常功能。因此，减小不需要的衬底噪声对于确保在体和鳍式场效应晶体管(FinFET)技术中具有硅衬底的IC的正常功能和性能是重要的。在IC中已采用了各种技术来减小衬底耦合。一种技术是在衬底中添加高阻抗路径。另一种技术是在敏感电路周围添加保护环。对于体互补金属氧化物半导体(CMOS)技术，保护环是连续的，其在电路之间形成良好的隔离。然而，对于FinFET技术，保护环在垂直方向上不再连续，并且氧化物定义(OD)宽度受每个FinFET技术中的最大鳍部数的限制。在这种情况下，衬底噪声可能会泄漏通过保护环中的间隙，并且引起不需要的噪声和干扰。专利技术人已经发现在不连续保护环的情况下衬底噪声更高30dB。随着技术的进步，衬底耦合变得更加严重，因为电路之间的距离变得更小。
技术实现思路
用于针对半导体器件提供衬底噪声隔离结构的技术。在示例中，一种半导体器件包括形成在半导体衬底中的第一电路和第二电路。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第一保护结构，第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第二保护结构，第二保护结构包括沿第一轴设置的第二不连续n+和p+扩散对，第二不连续n+和p+扩散对关于第一不连续n+和p+扩散对交错。可选地，第一保护结构可以包括沿垂直于第一轴的第二轴延伸的第一连续扩散，并且第二保护结构可以包括沿第二轴延伸的第二连续扩散。可选地，第一保护结构可以是围绕第一电路形成的第一保护环。第一保护环可以包括由第一不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边以及由第一连续扩散的相应的第一部分和第二部分形成的第二边和第三边。可选地，第二保护结构可以是围绕第一保护环形成的第二保护环。第二保护环可以包括由第二不连续n+和p+扩散相应的第一集合和第二集合形成的第一边和第二边以及由第二连续扩散的相应的第一部分和第二部分形成的第二边和第三边。可选地，半导体器件可以进一步包括在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间的壕沟。可选地，半导体器件可以进一步包括形成在半导体衬底中并且设置在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间的深阱。可选地，半导体衬底可以包括p型衬底，并且第一保护结构和第二保护结构可以形成在p型衬底中。可选地，阱可以形成在衬底中，并且第一保护结构和第二保护结构可以形成在阱中。可选地，第一不连续n+和p+扩散对可以包括第一间隙，并且第二不连续n+和p+扩散对可以包括第二间隙。第一间隙可以沿垂直于第一轴的第二轴不对准。可选地，对于第一不连续n+和p+扩散对中的每一对，n+扩散可以关于p+扩散交错。可选地，半导体器件可以进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第三保护结构。第三保护结构可以包括沿第一轴设置的第三不连续n+和p+扩散对。第三不连续n+和p+扩散对可以关于第二不连续n+和p+扩散对交错。在另一示例中，一种制造半导体器件的方法包括：在半导体衬底中形成第一电路和第二电路；在半导体衬底中在第一电路与第二电路之间形成第一保护结构，第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对；以及在半导体衬底中在第一电路与第二电路之间形成第二保护结构，第二保护结构包括沿第一轴设置的第二不连续n+和p+扩散对，第二不连续n+和p+扩散对关于第一不连续n+和p+扩散对交错。可选地，第一保护结构可以包括沿垂直于第一轴的第二轴延伸的第一连续扩散，并且第二保护结构可以包括沿第二轴延伸的第二连续扩散。可选地，第一保护结构可以是围绕第一电路形成的第一保护环。第一保护环可以包括由第一不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边以及由第一连续扩散的相应的第一部分和第二部分形成的第二边和第三边。可选地，第二保护结构可以是围绕第一保护环形成的第二保护环。第二保护环可以包括由第二不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边面以及由第二连续扩散的相应的第一部分和第二部分形成的第二边和第三边。可选地，该方法可以进一步包括在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间形成壕沟。可选地，该方法可以进一步包括在半导体衬底中形成设置在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间的深阱。可选地，半导体衬底可以包括p型衬底，并且第一保护结构和第二保护结构可以形成在p型衬底中。可选地，阱可以形成在衬底中，并且第一保护结构和第二保护结构可以形成在阱中。可选地，第一不连续n+和p+扩散对可以包括第一间隙，并且第二不连续n+和p+扩散对可以包括第二间隙。第一间隙可以沿垂直于第一轴的第二轴不对准。参考以下详细描述可以理解这些和其他方面。附图说明通过参考示例实现可以得到上面记载的特征可以被详细理解的方式、上面简要概述的更具体的描述，其中一些示例实现在附图中示出。然而，应当注意，附图仅示出了典型的示例实现，并且因此不应当被视为限制其范围。图1是根据示例的半导体器件的平面图。图2A至图2B是描绘根据示例的保护结构的扩散区域的平面图。图3A是描绘根据示例的衬底噪声隔离结构的平面图。图3B是描绘根据另一示例的衬底噪声隔离结构的平面图。图3C是描绘根据另一示例的衬底噪声隔离结构的平面图。图4是沿着线4-4截取的图3A的衬底噪声隔离结构的截面。图5是根据另一示例的半导体器件的平面图。图6是根据另一示例的衬底噪声隔离结构的平面图。图7是描绘根据示例的制造半导体器件的方法的流程图。为了便于理解，在可能的情况下，使用相同的附图标记来表示附图中共有的相同元件。预期一个示例的元件可以有益地被包含到其他示例中。具体实施方式在下文中参考附图描述各种特征。应当注意，附图可以或可以不按比例绘制，并且在所有附图中的相似结构或功能的元件由相同的附图标记表示。应当注意，附图仅旨在便于描述特征。它们并非旨在作为对要求保护的专利技术的详尽描述，或作为对要求保护的专利技术的范围的限制。另外，图示的示例不需要具有所示出的所有方面或优点。结合特定示例描述的方面或优点不必限于该示例，并且可以在任何其他示例中实践，即使未如此示出或者未如此明确地描述。提供了用于半导体器件的衬底噪声隔离结构的技术。所公开的技术大大降低了由包括鳍式场效应晶体管(FinFET)的集成电路(IC)中的电路引起的衬底噪声。在示例中，具有移位图案的N+/P+类型的多个氧化物定义(OD)保护环用于实现衬底噪声隔离方案。隔离方案可以作为壁而被放置在电路块之间，或者可以围绕电路块，以抑制衬底噪声耦合。以下参考附图描述这些和其他方面。图1是根据示例的半导体器件100的平面图。半导体器件100包括半导体衬底101(例如，硅)、噪声源电路102、噪声接收器电路104和衬底噪声隔离结构105。噪声源电路102和噪声接收器电路104各自包括多个晶体管。在示本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一电路和第二电路，形成在半导体衬底中；第一保护结构，形成在所述半导体衬底中并且设置在所述第一电路与所述第二电路之间，所述第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对；以及第二保护结构，形成在所述半导体衬底中并且设置在所述第一电路与所述第二电路之间，所述第二保护结构包括沿所述第一轴设置的第二不连续n+和p+扩散对，所述第二不连续n+和p+扩散对关于所述第一不连续n+和p+扩散对交错。

【技术特征摘要】
【国外来华专利技术】2016.09.21 US 15/272,2921.一种半导体器件，包括：第一电路和第二电路，形成在半导体衬底中；第一保护结构，形成在所述半导体衬底中并且设置在所述第一电路与所述第二电路之间，所述第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对；以及第二保护结构，形成在所述半导体衬底中并且设置在所述第一电路与所述第二电路之间，所述第二保护结构包括沿所述第一轴设置的第二不连续n+和p+扩散对，所述第二不连续n+和p+扩散对关于所述第一不连续n+和p+扩散对交错。2.根据权利要求1所述的半导体器件，其中所述第一保护结构包括沿垂直于所述第一轴的第二轴延伸的第一连续扩散，并且所述第二保护结构包括沿所述第二轴延伸的第二连续扩散。3.根据权利要求2所述的半导体器件，其中所述第一保护结构是围绕所述第一电路形成的第一保护环，所述第一保护环包括由第一不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边以及由所述第一连续扩散的相应的第一部分和第二部分形成的第二边和第三边。4.根据权利要求3所述的半导体器件，其中所述第二保护结构是围绕所述第一保护环形成的第二保护环，所述第二保护环包括由第二不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边以及由所述第二连续扩散的相应的第一部分和第二部分形成的第二边和第三边。5.根据权利要求1至4中任一项所述的半导体器件，进一步包括：壕沟，在所述第一不连续n+和p+扩散对与所述第二不连续n+和p+扩散对之间。6.根据权利要求1至5中任一项所述的半导体器件，进一步包括：深阱，形成在所述半导体衬底中并且设置在所述第一不连续n+和p+扩散对与所述第二不连续n+和p+扩散对之间。7.根据权利要求1至6中任一项所述的半导体器件，其中所述半导体衬底包括p型衬底，并且其中所述第一保护结构和所述第二保护结构形成在所述p型衬底中。8.根据权利要求1至7中任一项所述的半导体器件，其中阱形成在所述衬底中，并且其中所述第一保护结构和所述第二保护结构形成在所述阱中。9.根据权利要求1至8中任一项所述的半导体器件，其中所述第一不连续n+...

【专利技术属性】
技术研发人员：J·荆，S·吴，J·W·索瓦兹，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国,US