用于以电流积分感测产生概率信息的设备及方法技术

本发明专利技术揭示用于使用电流积分产生用于错误校正的概率信息的方法及设备。实例方法包括：基于第一感测阈值感测第一多个存储器单元；响应于感测所述第一多个单元，使第一组概率信息与所述第一多个存储器单元相关联；基于第二感测阈值感测第二多个存储器单元；响应于感测所述第二多个存储器单元，使第二组概率信息与所述第二多个存储器单元相关联；及至少部分基于第一值及第二值而对所述第一多个存储器单元及所述第二多个存储器单元执行错误校正操作。

Equipment and Method for Generating Probability Information by Current Integral Sensor

【技术实现步骤摘要】
【国外来华专利技术】用于以电流积分感测产生概率信息的设备及方法
技术介绍
低密度奇偶校验(LDPC)码对于存储器装置中的错误校正来说正变得日益普遍。LDPC码是一种类别的逼近信道容量码(capacityapproachingcode)，能够在给定特定错误校正码(ECC)码率的情况下实现理论上最高可校正原始位错误率(RBER)。基于置信度传播解码对大多数LDPC码进行解码。置信度传播解码意味着LDPC解码器使用每一位的概率或“软”信息以基于码的约束来估计特定位错误的可能性。概率信息可表示为对数似然比(LLR)的形式，所述LLR使用对数尺度来表达经感测的位的所谓值是所述位的实际值的置信度。在许多存储器装置中，如果硬读取操作(简单地感测单元且传回从单元感测的数据)失败，这意味着LDPC解码器指示在解码之后一或多个单元可能具有错误位，那么单元经感测额外次数以便根据软输入LDPC码解码器执行解码。通过对被读取的每一存储器单元执行多次读取选通，针对LDPC解码器产生概率信息以便确定并校正数据中的错误位。基于概率信息及/或经感测位，LDPC解码器可重建有效码字且恢复在经由有噪声信道(noisychannel)传输时丢失的数据。
技术实现思路
根据一个方面，一种方法包括基于第一感测阈值感测第一多个存储器单元。响应于感测第一多个单元，将第一多个存储器单元的部分识别为具有存储于其上的在电压的第一范围内的电压。基于第二感测阈值感测第二多个存储器单元。响应于感测第二多个存储器单元，将第二多个存储器单元的部分识别为具有存储于其上的在电压的第二范围内的电压。至少部分基于电压的经识别第一范围及经识别第二范围而对第一多个存储器单元及第二多个存储器单元执行错误校正操作。根据另一方面，一种方法包括确定第一存储器单元具有低于第一感测电压的阈值电压。响应于确定第一存储器单元的阈值电压低于第一感测电压，产生与第一存储器单元相关联的概率信息。至少部分基于概率信息而对第一存储器单元执行错误校正操作。根据另一方面，一种设备包括多个存储器单元，每一存储器单元经配置以存储多个逻辑状态。感测电路经配置以确定具有在逻辑状态之间的过渡电压的范围内的单元阈值的多个存储器单元的数目。计数器电路经配置以存储具有在逻辑状态之间的过渡电压的范围内的单元阈值的存储器单元的数目。根据进一步方面，一种方法包括对多个存储器单元执行粗略感测操作，其中粗略感测操作检测具有第一逻辑状态的存储器单元的第一子集。使第一概率信息与存储器单元的第一子集相关联。对多个存储器单元执行精细感测操作，其中精细感测操作检测具有第一逻辑状态的存储器单元的第二子集。使第二概率信息与存储器单元的第二子集相关联且至少部分基于第一概率信息及第二概率信息而对多个存储器单元执行错误校正。附图说明图1是根据本专利技术的实施例的包含存储器装置的运算系统的框图。图2是根据本专利技术的实施例的存储器阵列的示意图。图3是根据本专利技术的实施例的实例感测电路。图4是说明根据本专利技术的实施例的产生针对2位多电平存储器单元的下部页的单侧概率信息的图表。图5是说明根据本专利技术的实施例的产生针对2位多电平存储器单元的下部页的双侧概率信息的图表。图6是说明根据本专利技术的实施例的产生针对2位多电平存储器单元的上部页的单侧概率信息的图表。图7是说明根据本专利技术的实施例的产生针对2位多电平存储器单元的上部页的双侧概率信息的图表。图8说明根据本专利技术的实施例的用于使用电流积分产生概率信息的方法。图9是根据本专利技术的实施例的存储器的框图。具体实施方式下文中陈述特定细节以提供对本专利技术的实施例的充分理解。然而，所属领域的技术人员将清楚，可在无这些特定细节的情况下实践本专利技术的实施例。此外，本文中描述的本专利技术的特定实施例通过实例提供且不应用于将本专利技术的范围限制于这些特定实施例。在其它例子中，尚未详细展示众所周知的电路、控制信号、时序协议及软件操作以避免不必要地混淆本专利技术。如上文中论述，许多LDPC码依赖于概率信息以便解码从存储器检索的数据。典型存储器装置通过对被读取的每一单元执行多次读取选通而提取概率信息。基于在多次读取选通期间从单元读取的值，可构造概率信息。举例来说，如果特定单元保留通过全部多次读取选通的相同值或若干值，那么概率信息可指示单元具有具与经感测值相同的实际值的强可能性。替代地，如果从单元读取的值在多次读取选通期间改变，那么概率信息可指示从单元读取的值可能是错误的。基于所使用选通的数目及单元读出每一可能值的次数，如果需要，那么可产生一系列概率信息以便确保单元被校正。执行多次读取选通对于存储器性能具有若干不利副作用。执行多次选通花费时间，且多次读取选通所要求的额外时间负面地影响存储器响应时间、延时及与时序要求的相符性。执行多次读取选通可增大存储器装置的功率消耗。由于每一读取选通产生单独的读取数据，因此必须通过存储器接口传送的数据的数量增加，这可负面地影响接口带宽及延时。图1是根据本专利技术的实施例的包含主机102及存储器装置104的运算系统(大体上指定为100)的框图。存储器装置104可包含控制电路106。控制电路106可包含LDPC解码器电路108及LDPC编码器电路110。存储器装置104可进一步包含经由有噪声信道118耦合到控制电路106的存储器阵列112。存储器阵列112可包含多个存储器单元(参见图2)、感测电路114及耦合到所述感测电路114的计数器电路116。主机102可为(例如)基于处理器的系统，例如膝上型计算机、智能电话、服务器计算机、桌面计算机、平板计算机、个人数字助理，或能够与存储器装置104通信的任何其它电子装置。存储器装置104可大体上为任何类型的存储器装置，其经配置以使用LDPC码(或使用概率信息的类似码)来执行ECC且经配置以使用电流积分技术来感测单元，如下文中进一步详细描述。控制电路106可大体上为经配置以从主机102接收命令、引导存储器阵列112的存储器操作(例如，读取及写入命令)、且在适当的情况下响应于所接收命令(例如，响应于读取命令)而提供数据到主机的任何电路、装置或其它系统。LDPC编码器电路110可为经配置以根据LDPC码对数据进行编码以供存储于存储器阵列110中的电路、装置或系统。LDPC解码器电路108可为经配置以根据LDPC码规则基于通过感测电路114提供的概率信息而对从存储器阵列112接收的数据执行解码操作的电路、装置或系统。所属领域的技术人员将了解，LDPC编码器电路110及LDPC解码器电路108可基于用于对数据进行编码的特定LDPC编码方案以若干不同方式实施。存储器阵列112可大体上为能够使用电流积分技术感测的任何类型的存储器阵列。举例来说，存储器阵列112可包含多个NAND快闪存储器单元。多个NAND快闪存储器单元可为单电平单元(SLC)或多电平单元(MLC)。感测电流114可经配置以使用电流积分技术来感测存储器阵列112中的一或多个单元以产生指示存储于所述一或多个单元上的值的感测数据。可使用感测数据来产生用于使用LDPC解码器电路110执行LDPC解码操作的概率信息。下文中关于图3进一步详细描述实例感测电路。计数器电路116可为经配置以维持具有关于通过单元存储的位的值的高不确定性的单元的计数的电路。在操作中，主机102可提供命令本文档来自技高网...

【技术保护点】
1.一种方法，其包括：基于第一感测阈值感测第一多个存储器单元；响应于感测所述第一多个单元，将所述第一多个存储器单元的部分识别为具有存储于其上的在电压的第一范围内的电压；基于第二感测阈值感测第二多个存储器单元；响应于感测所述第二多个存储器单元，将所述第二多个存储器单元的部分识别为具有存储于其上的在电压的第二范围内的电压；及至少部分基于电压的所述经识别第一范围及所述经识别第二范围而对所述第一多个存储器单元及所述第二多个存储器单元执行错误校正操作。

【技术特征摘要】
【国外来华专利技术】2016.09.16 US 15/267,8441.一种方法，其包括：基于第一感测阈值感测第一多个存储器单元；响应于感测所述第一多个单元，将所述第一多个存储器单元的部分识别为具有存储于其上的在电压的第一范围内的电压；基于第二感测阈值感测第二多个存储器单元；响应于感测所述第二多个存储器单元，将所述第二多个存储器单元的部分识别为具有存储于其上的在电压的第二范围内的电压；及至少部分基于电压的所述经识别第一范围及所述经识别第二范围而对所述第一多个存储器单元及所述第二多个存储器单元执行错误校正操作。2.根据权利要求1所述的方法，其进一步包括：确定所述第二多个存储器单元的所述部分中的存储器单元的数目；确定所述第二多个存储器单元的所述部分中的存储器单元的所述数目是否超过阈值；响应于所述第二多个存储器单元的所述部分中的存储器单元的所述数目超过所述阈值，基于第三感测阈值感测第三多个存储器单元；及识别具有存储于其上的在电压的第三范围内的电压的所述第三多个存储器单元的部分。3.根据权利要求1所述的方法，其进一步包括：使第一概率信息与所述第一多个存储器单元的所述部分相关联；使第二概率信息与所述第二多个存储器单元的所述部分相关联，其中所述第一概率信息及所述第二概率信息指示所述第一多个存储器单元及所述第二多个存储器单元的所述部分中的存储器单元是错误的的可能性。4.根据权利要求3所述的方法，其中所述第一概率信息及所述第二概率信息中的至少一者包括对数似然比。5.根据权利要求1所述的方法，其中所述错误校正操作包含软输入ECC解码操作。6.根据权利要求1所述的方法，其进一步包括：在感测所述第二多个存储器单元之前抑制所述第一多个存储器单元的所述部分。7.一种方法，其包括：确定第一存储器单元具有低于第一感测电压的阈值电压；响应于确定所述第一存储器单元的所述阈值电压低于所述第一感测电压，产生与所述第一存储器单元相关联的概率信息；及至少部分基于所述概率信息而对所述第一存储器单元执行错误校正操作。8.根据权利要求7所述的方法，其进一步包括：抑制所述第一存储器单元，使得所述存储器单元在后续感测操作中不被检测。9.根据权利要求8所述的方法，其进一步包括：确定第二存储器单元具有大于所述第一感测电压且低于第二感测电压的阈值电压；响应于确定所述第二存储器单元的所述阈值电压大于所述第一感测电压且低于所述第二感测电压，产生与所述第二存储器单元相关联的第二概率信息。10.根据权利要求9所述的方法，其中所述第二概率信息指示相较于所述第一存储器单元，所述第二存储器单元具有是错误的更高概率。11.根据权利要求10所述的方法，其中所述第一存储器单元及所述第二存储器单元是多电平存储器单元。12.根据权利要求10所述的方法，其中第二感测阈值指示介于所述第二存储器单元的两个逻辑状态之间的过渡电压。13.一种设备，其包括：多个存储器单元，每一存储器单元经配置以存储多个逻辑状态；感测电路，其经配置以确定具有在所述逻辑状态之间的过渡电压的范围内的单元阈值的所述多个存储器单元的数目；计数器电路，其经配...

【专利技术属性】
技术研发人员：帕特里克·R·哈亚特，西瓦格纳纳穆·帕塔萨拉蒂，穆斯塔法·N·凯纳克，马克·A·赫尔姆，阿龙·S·叶，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US