一种内存测试拉偏内存供电电压的电路制造技术

本发明专利技术实施例公开了一种内存测试拉偏内存供电电压的电路，包含：电源集成电路、电源集成电路输出引脚通过电感输出为内存供电电压端，电源集成电路反馈电压引脚通过第一电阻与内存供电电压端连接，电源集成电路反馈电压引脚通过第二电阻与地端连接；地端通过电容与内存供电电压端连接，第二电阻两端并联可变电阻。本发明专利技术实施例能通过调整可变电阻的阻值实现内存VDD电压的拉偏，解决目前测试中内存VDD电压拉偏只能依赖于通过修改BIOS实现的现状。

A Memory Test Circuit for Biasing Memory Supply Voltage

【技术实现步骤摘要】
一种内存测试拉偏内存供电电压的电路
本专利技术涉及内存测试领域。
技术介绍
内存作为服务器的关键部件，在内存测试中需要对内存供电电压VDD进行拉偏测试，验证内存的边缘(margin)性能。目前的实现方式是通过BIOS设置。形式比较单一，对BIOS的依赖性比较高。
技术实现思路
本专利技术为解决上述实现内存供电电压拉偏功能的技术问题。为此，本专利技术提供一种内存测试拉偏内存供电电压的电路，它能通过调整可变电阻的阻值实现内存VDD电压的拉偏，解决目前测试中内存VDD电压拉偏只能依赖于通过修改BIOS实现的现状。为了实现上述目的，本专利技术采用如下技术方案。本专利技术实施例提供一种内存测试拉偏内存供电电压的电路，包含：电源集成电路、电源集成电路输出引脚通过电感输出为内存供电电压端，电源集成电路反馈电压引脚通过第一电阻与内存供电电压端连接，电源集成电路反馈电压引脚通过第二电阻与地端连接。地端通过电容与内存供电电压端连接，第二电阻两端并联可变电阻。优选地，可变电阻的最大阻值比第二电阻的阻值大10倍以上。优选地，电容两端并联有电压显示装置。根据电路原理，内存供电电压通过调节R3的值，可以实现改变内存供电电压VDD的电压值。可变电阻R3的最大阻值需要比R2的阻值大10倍以上，可以保证R2//R3后的值接近于R2的值。本专利技术的有益效果：能通过调整可变电阻的阻值实现内存VDD电压的拉偏，解决目前测试中内存VDD电压拉偏只能依赖于通过修改BIOS实现的现状。附图说明图1是实施例电路连接示意图。图中，A.输出引脚、FB.反馈电压引脚、C.电容、VDD.内存供电电压、R1.第一电阻、R2.第二电阻、R3.可变电阻、L.电感、E.电压显示装置、IC.电源集成电路。具体实施方式下面结合附图与实施例对本专利技术作进一步说明。如图1所示，一种内存测试拉偏内存供电电压的电路，包含：电源集成电路IC、电源集成电路输出引脚A通过电感L输出为内存供电电压端VDD，电源集成电路IC反馈电压引脚FB通过第一电阻R1与内存供电电压端VDD连接，电源集成电路反馈电压引脚FB通过第二电阻R2与地端连接。地端通过电容C与内存供电电压端VDD连接，第二电阻R2两端并联可变电阻R3。可变电阻R3的最大阻值比第二电阻R2的阻值大10倍。电容两端并联有电压显示装置，本实施例中电压显示装置为电压表。上述虽然结合附图对本专利技术的具体实施方式进行了描述，但并非对本专利技术保护范围的限制，所属领域技术人员应该明白，在本专利技术的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本专利技术的保护范围以内。本文档来自技高网...

【技术保护点】
1.一种内存测试拉偏内存供电电压的电路，其特征在于，包含：电源集成电路、电源集成电路输出引脚通过电感输出为内存供电电压端，电源集成电路反馈电压引脚通过第一电阻与内存供电电压端连接，电源集成电路反馈电压引脚通过第二电阻与地端连接；地端通过电容与内存供电电压端连接，第二电阻两端并联可变电阻。

【技术特征摘要】
1.一种内存测试拉偏内存供电电压的电路，其特征在于，包含：电源集成电路、电源集成电路输出引脚通过电感输出为内存供电电压端，电源集成电路反馈电压引脚通过第一电阻与内存供电电压端连接，电源集成电路反馈电压引脚通过第二电阻与地端连接；地端通过电容与内存供电电...

【专利技术属性】
技术研发人员：高文艳，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41