一种移位寄存器及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，能降低信号输出端在高电位和低电位之间切换而产生的噪音；该移位寄存器中输入子电路将信号输入端的电压输出至第一控制节点；第一输出控制子电路将第一时钟信号端的电压输出至第二控制节点；第二输出控制子电路在第二时钟信号端和第三时钟信号端的控制下，将第二电压端的中间电压输出至第二控制节点；输出子电路在第一控制节点的控制下，将第二控制节点输出至信号输出端；复位子电路在复位信号端和第二时钟信号端控制下，将第一电压端的电压输出至第一控制节点；下拉子电路在复位信号端和第二时钟信号端的控制下，将第一电压端的电压输出至信号输出端。

【技术实现步骤摘要】
一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
技术介绍
GOA(GateDriveronArray，阵列基板行驱动)是一种将栅极驱动电路集成于阵列基板上的技术，其中，GOA电路由多级级联的移位寄存器构成，每一级移位寄存器的输出端与阵列基板(显示面板)中的一条栅线相连接，用于向该栅线输出栅极扫描信号，以在显示面板进行显示时，通过该GOA电路驱动多条栅线进行逐行扫描。其中，GOA电路在工作过程中，每一移位寄存器的输出端的电位会在高电平和低电平之间进行切换，例如，从充电节点到输出阶段，输出端从低电平切换至高电平；从而会在显示面板上激发出幅值较高的噪音(noise)，从而会对显示面板造成一定的负面影响；尤其是针对采用主动笔的显示面板，上述噪音会严重干扰主动笔的功能效果。
技术实现思路
本专利技术的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，能降低因移位寄存器的信号输出端在高电位和低电位之间切换而产生的噪音。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例提供一种移位寄存器，包括：输入子电路、输出子电路、复位子电路、下拉子电路、第一输出控制子电路、第二输出控制子电路、第一储能子电路；所述输入子电路与信号输入端、第二时钟信号端、第一控制节点连接，用于在所述第二时钟信号端的电压的控制下，将所述信号输入端的电压输出至所述第一控制节点；所述第一输出控制子电路与第一时钟信号端、第二控制节点连接，用于在所述第一时钟信号端的电压的控制下，将所述第一时钟信号端的电压输出至第二控制节点；所述第二输出控制子电路与所述第二时钟信号端、第三时钟信号端、所述第二控制节点、第二电压端连接，用于在所述第二时钟信号端和所述第三时钟信号端的电压的控制下，将所述第二电压端的中间电压输出至所述第二控制节点；其中，所述第二电压端的中间电压大于各时钟信号端的低电平电压，且小于各时钟信号端的高电平电压；所述输出子电路与所述第一控制节点、所述第二控制节点、信号输出端连接，用于在所述第一控制节点的电压的控制下，将所述第二控制节点的电压输出至所述信号输出端；所述复位子电路与复位信号端、所述第二时钟信号端、所述第一控制节点、第一电压端连接，用于在所述复位信号端和所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述第一控制节点；所述下拉子电路与所述复位信号端、所述第二时钟信号端、所述信号输出端、所述第一电压端连接，用于在所述复位信号端和所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述信号输出端；所述第一储能子电路与所述第一控制节点和所述信号输出端连接，用于将所述第一控制节点的电压进行存储，还用于对所述第一控制节点进行放电。在一些实施例中，所述输入子电路包括第一晶体管；所述第一晶体管的栅极与所述第二时钟信号端连接，第一极与所述信号输入端连接，第二极与所述第一控制节点连接。在一些实施例中，所述第一储能子电路包括第一电容；所述第一电容的第一端与所述第一控制节点连接，第二极与所述信号输出端连接。在一些实施例中，所述输出子电路包括第二晶体管；所述第二晶体管的栅极与所述第一控制节点连接，第一极与所述第二控制节点，第二极与所述信号输出端连接。在一些实施例中，所述第一输出控制子电路包括第三晶体管；所述第三晶体管的栅极和第一极与所述第一时钟信号端连接，第二极与所述第二控制节点连接。在一些实施例中，所述第二输出控制子电路包括第四晶体管和第五晶体管；所述第四晶体管的栅极与所述第三时钟信号端连接，第一极与所述第二电压端连接，第二极与所述第五晶体管的第一极连接；所述第五晶体管的栅极与所述第二时钟信号端连接，第二极与所述第二控制节点连接。在一些实施例中，所述复位子电路包括第六晶体管和第七晶体管；所述第六晶体管的栅极与所述复位信号端连接，第一极与所述第一控制节点连接，第二极与所述第七晶体管的第一极连接；所述第七晶体管的栅极与所述第二时钟信号端连接，第二极与所述第一电压端连接。在一些实施例中，所述下拉子电路包括第八晶体管和第九晶体管；所述第八晶体管的栅极与所述复位信号端连接，第一极与所述信号输出端连接，第二极与所述第九晶体管的第一极连接；所述第九晶体管的栅极与所述第二时钟信号端连接，第二极与所述第一电压端连接。在一些实施例中，所述第二电压端为AVDD电压端。本专利技术实施例还提供一种栅极驱动电路，包括由位于奇数级、且依次级联的如前述的移位寄存器构成的第一驱动单元，以及由位于偶数级、且依次级联的如前述的移位寄存器构成的第二驱动单元。在所述第一驱动单元中，第一奇数级移位寄存器的信号输入端连接第一起始信号端，除了所述第一奇数级移位寄存器以外，任一奇数级移位寄存器的信号输入端与该奇数级移位寄存器的上一奇数级移位寄存器的信号输出端相连接；除了最后一奇数级移位寄存器以外，任一奇数级移位寄存器的复位信号端与该奇数级移位寄存器的上一奇数级移位寄存器的信号输出端相连接；所述最后一奇数级移位寄存器单独设置复位信号端，或者与所述第一起始信号端连接；在所述第二驱动单元中，第一偶数级移位寄存器的信号输入端连接第二起始信号端，除了所述第一偶数级移位寄存器以外，任一偶数级移位寄存器的信号输入端与该偶数级移位寄存器的上一偶数级移位寄存器的信号输出端相连接；除了最后一偶数级移位寄存器以外，任一偶数级移位寄存器的复位信号端与该偶数级移位寄存器的上一偶数级移位寄存器的信号输出端相连接；所述最后一偶数级移位寄存器单独设置复位信号端，或者与所述第二起始信号端连接；在该栅极驱动电路中，依次排列的四级移位寄存器构成一个移位寄存单元，不同的移位寄存单元由不同的四级移位寄存器构成。在每一移位寄存单元中：第一级移位寄存器的第一时钟信号端、第二时钟信号端、第三时钟信号端分别依次与第一系统时钟信号端、第三系统时钟信号端、第四系统时钟信号端连接。第二级移位寄存器的第一时钟信号端、第二时钟信号端、第三时钟信号端分别依次与第二系统时钟信号端、第四系统时钟信号端、第一系统时钟信号端连接；第三级移位寄存器的第一时钟信号端、第二时钟信号端、第三时钟信号端分别依次与第三系统时钟信号端、第一系统时钟信号端、第二系统时钟信号端连接；第四级移位寄存器的第一时钟信号端、第二时钟信号端、第三时钟信号端分别依次与第四系统时钟信号端、第二系统时钟信号端、第三系统时钟信号端连接。本专利技术实施例还提供一种显示装置，包括前述的栅极驱动电路。本专利技术实施例还提供一种如前述的移位寄存器的驱动方法，包括：充电阶段：在来自所述第二时钟信号端的电压的控制下，所述输入子电路开启，将所述信号输入端的电压输出至所述第一控制节点，并存储至第一存储子电路中。中间输出阶段：在来自所述第二时钟信号端的电压的控制下，所述输入子电路保持开启，将所述信号输入端的电压输出至所述第一控制节点；在所述第一控制节点的电压的控制下，所述输出子电路开启；并且，在来自所述第二时钟信号端和所述第三时钟信号端的电压的控制下，所述第二输出控制子电路开启，将来自所述第二电压端的中间电压输出至所述信号输出端。第一输出阶段：所述第一储能子电路向所述第一控制节点放电，在所述第一控制节点的电压本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，包括：输入子电路、输出子电路、复位子电路、下拉子电路、第一输出控制子电路、第二输出控制子电路、第一储能子电路；所述输入子电路与信号输入端、第二时钟信号端、第一控制节点连接，用于在所述第二时钟信号端的电压的控制下，将所述信号输入端的电压输出至所述第一控制节点；所述第一输出控制子电路与第一时钟信号端、第二控制节点连接，用于在所述第一时钟信号端的电压的控制下，将所述第一时钟信号端的电压输出至第二控制节点；所述第二输出控制子电路与所述第二时钟信号端、第三时钟信号端、所述第二控制节点、第二电压端连接，用于在所述第二时钟信号端和所述第三时钟信号端的电压的控制下，将所述第二电压端的中间电压输出至所述第二控制节点；其中，所述第二电压端的中间电压大于各时钟信号端的低电平电压，且小于各时钟信号端的高电平电压；所述输出子电路与所述第一控制节点、所述第二控制节点、信号输出端连接，用于在所述第一控制节点的电压的控制下，将所述第二控制节点的电压输出至所述信号输出端；所述复位子电路与复位信号端、所述第二时钟信号端、所述第一控制节点、第一电压端连接，用于在所述复位信号端和所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述第一控制节点；所述下拉子电路与所述复位信号端、所述第二时钟信号端、所述信号输出端、所述第一电压端连接，用于在所述复位信号端和所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述信号输出端；所述第一储能子电路与所述第一控制节点和所述信号输出端连接，用于将所述第一控制节点的电压进行存储，还用于对所述第一控制节点进行放电。...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入子电路、输出子电路、复位子电路、下拉子电路、第一输出控制子电路、第二输出控制子电路、第一储能子电路；所述输入子电路与信号输入端、第二时钟信号端、第一控制节点连接，用于在所述第二时钟信号端的电压的控制下，将所述信号输入端的电压输出至所述第一控制节点；所述第一输出控制子电路与第一时钟信号端、第二控制节点连接，用于在所述第一时钟信号端的电压的控制下，将所述第一时钟信号端的电压输出至第二控制节点；所述第二输出控制子电路与所述第二时钟信号端、第三时钟信号端、所述第二控制节点、第二电压端连接，用于在所述第二时钟信号端和所述第三时钟信号端的电压的控制下，将所述第二电压端的中间电压输出至所述第二控制节点；其中，所述第二电压端的中间电压大于各时钟信号端的低电平电压，且小于各时钟信号端的高电平电压；所述输出子电路与所述第一控制节点、所述第二控制节点、信号输出端连接，用于在所述第一控制节点的电压的控制下，将所述第二控制节点的电压输出至所述信号输出端；所述复位子电路与复位信号端、所述第二时钟信号端、所述第一控制节点、第一电压端连接，用于在所述复位信号端和所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述第一控制节点；所述下拉子电路与所述复位信号端、所述第二时钟信号端、所述信号输出端、所述第一电压端连接，用于在所述复位信号端和所述第二时钟信号端的电压的控制下，将所述第一电压端的电压输出至所述信号输出端；所述第一储能子电路与所述第一控制节点和所述信号输出端连接，用于将所述第一控制节点的电压进行存储，还用于对所述第一控制节点进行放电。2.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路包括第一晶体管；所述第一晶体管的栅极与所述第二时钟信号端连接，第一极与所述信号输入端连接，第二极与所述第一控制节点连接；所述第一储能子电路包括第一电容；所述第一电容的第一端与所述第一控制节点连接，第二极与所述信号输出端连接。3.根据权利要求1或2所述的移位寄存器，其特征在于，所述输出子电路包括第二晶体管；所述第二晶体管的栅极与所述第一控制节点连接，第一极与所述第二控制节点，第二极与所述信号输出端连接。4.根据权利要求1或2所述的移位寄存器，其特征在于，所述第一输出控制子电路包括第三晶体管；所述第三晶体管的栅极和第一极与所述第一时钟信号端连接，第二极与所述第二控制节点连接；所述第二输出控制子电路包括第四晶体管和第五晶体管；所述第四晶体管的栅极与所述第三时钟信号端连接，第一极与所述第二电压端连接，第二极与所述第五晶体管的第一极连接；所述第五晶体管的栅极与所述第二时钟信号端连接，第二极与所述第二控制节点连接。5.根据权利要求1或2所述的移位寄存器，其特征在于，所述复位子电路包括第六晶体管和第七晶体管；所述第六晶体管的栅极与所述复位信号端连接，第一极与所述第一控制节点连接，第二极与所述第七晶体管的第一极连接；所述第七晶体管的栅极与所述第二时钟信号端连接，第二极与所述第一电压端连接。6.根据权利要求1或2所述的移位寄存器，其特征在于，所述下拉子电路包括第八晶体管和第九晶体管；所述第八晶体管的栅极与所述复位信号端连接，第一极与所述信号输出端连接，第二极与所述第九晶体管的第一极连接；所述第九晶体管的栅极与所述第二时钟信号端连接，第二极与所述第一电压端连接。7.根据权利要求1所述的移位寄存器，其特征在于，所述第二电压端为AVDD电压端。8.一种栅极驱动电路，其特征在于，包括由位于奇数级、且依次级联的如权利要求1-7任一项所述的移位寄存...

【专利技术属性】
技术研发人员：伏思庆，杨婷，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11