一种栅极驱动电路及区域扫描方法技术

本申请的目的是提供一种所述栅极驱动电路及区域扫描方法，栅极区域电路包括N+1级移位寄存器单元；各移位寄存器单元包括初级晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、复位管及下拉管；第一晶体管的栅极用于接收下一级移位寄存器单元反馈的输出信号以控制栅极的控制信号；初级晶体管的源极与第一晶体管的漏极、第二晶体管的漏极、第三晶体管的栅极以及下拉管的栅极交汇于自举点；所述复位管的漏极连接输入信号，栅极受复位信号控制，所述复位管的源极、所述第二晶体管的栅极、所述下拉管的漏极及所述第五晶体管的栅极交汇于电平下拉控制节点。从而避免栅极输出信号发生交叠，并能够减少版图面积。

【技术实现步骤摘要】
一种栅极驱动电路及区域扫描方法
本申请涉及指纹识别
，尤其涉及一种栅极驱动电路及区域扫描方法。
技术介绍
非晶硅栅极驱动(AmorphousSiliconGateDriver，ASG)技术是指利用A-SiTFT(AmorphousSiliconThinFilmTransistor，非晶硅薄膜晶体管)构成移位寄存器电路，输出高压或低压栅极信号从而驱动或关断薄膜晶体管(TFT)。移位寄存器电路总共包含N+1个移位寄存器单元(可简称SR)，每一个SR即一个ASG单元，所述N为正整数。由于各ASG电路均可由显示面板中的A-SiTFT所形成，且A-SiTFT的成本低，故ASG可用于指纹识别中代替gateIC作驱动电路，节省面积。目前，常见的ASG电路如图1所示，但由于随着温度和时间的变化，TFT管的阈值会发生变化漂移，故而需要在每次上电驱动前对所有ASG模块中自举点Q和输出信号Gn先复位拉低后再使用，两个复位管会导致版图面积增加；且现有的时钟信号时序会导致ASG的栅极输出信号交叠，相互影响。图2采用的是9T2C结构，但在这种结构中，复位操作并不能够对Q点进行初态复位，属于悬空floati本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括N+1级移位寄存器单元，其中，N为正整数；各移位寄存器单元包括初级晶体管、第一晶体管、第二晶体管、第三晶体管、复位管及下拉管；初级晶体管的栅极用于接收激励信号；第一晶体管的栅极用于接收下一级移位寄存器单元反馈的输出信号以控制栅极控制信号；初级晶体管的源极与第一晶体管的漏极、第二晶体管的漏极、第三晶体管的栅极以及下拉管的栅极交汇于自举点；所述复位管的漏极连接输入信号，栅极受复位信号控制，所述复位管的源极、所述第二晶体管的栅极、所述下拉管的漏极及所述第五晶体管的栅极交汇于电平下拉控制节点；第三晶体管的源极、第四晶体管的漏极及第五晶体管的漏极与移...

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括N+1级移位寄存器单元，其中，N为正整数；各移位寄存器单元包括初级晶体管、第一晶体管、第二晶体管、第三晶体管、复位管及下拉管；初级晶体管的栅极用于接收激励信号；第一晶体管的栅极用于接收下一级移位寄存器单元反馈的输出信号以控制栅极控制信号；初级晶体管的源极与第一晶体管的漏极、第二晶体管的漏极、第三晶体管的栅极以及下拉管的栅极交汇于自举点；所述复位管的漏极连接输入信号，栅极受复位信号控制，所述复位管的源极、所述第二晶体管的栅极、所述下拉管的漏极及所述第五晶体管的栅极交汇于电平下拉控制节点；第三晶体管的源极、第四晶体管的漏极及第五晶体管的漏极与移位寄存器的输出信号连接；第三晶体管的漏极接收第一时钟信号，第四晶体管的栅极接收第二时钟信号，第一时钟信号与第二时钟信号互为相反且不交叠。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述初级晶体管的漏极连接第一电平信号，所述第一晶体管的源极连接第二电平信号，第一电平信号与第二电平信号的电位相反。3.根据权利要求1所述的栅极驱动电路，其特征在于，各移位寄存器单元包括第一电容和第二电容，所述第一电容的两极板分别连接自举点和移位寄存器的输出信号，所述第二电容的两极...

【专利技术属性】
技术研发人员：王普煜，
申请(专利权)人：上海思立微电子科技有限公司，
类型：发明
国别省市：上海,31