【技术实现步骤摘要】
一种工业物联网中的缓冲内存管理设计与实现方法
本专利技术涉及工业物联网领域，具体为高速通信时出现流量堵塞时缓冲内存管理设计与实现。
技术介绍
随着社会的发展，高速实时通信在许多行业领域扮演着不可或缺的重要角色，如军事、安全监控、工业运动控制、工业物联网等领域。各行各业对高速数据传输的要求也越来越高，所以高速大容量的存储器在其中扮演着非常重要的角色。SDRAM相比其他存储器，具有容量大、体积小、读写效率高、价格低等优点，因此在数据处理量大的系统中常被用做数据缓存器。以往对SDRAM的使用只是把它当做一个简单的数据存储器，然而如果高速通信中出现流量堵塞将会出现问题，因为如果SDRAM中存放了多条数据帧之后，再从中把数据帧逐条读出来时将无法知道每条数据帧的起始地址和结束地址等信息，这就会引起数据流传输错乱等不可靠问题。
技术实现思路
本专利技术的目的在于针对现有技术的不足，提供一种工业物联网中的缓冲内存管理设计与实现方法，将SDRAM内存分为索引区和数据区，使用FPGA作为主控制器来对SDRAM进行内存管理的方法。该设计在实际应用中可以通过识别外界的操作完成对大量数据的有序...
【技术保护点】
1.一种工业物联网中的缓冲内存管理设计与实现方法，其特征在于，包括以下步骤：步骤1：采用FPGA作为主控制器完成对SDRAM初始化和主状态机的设计，设定状态转移过程中的关键状态的优先级次序，依次为刷新状态、写状态、读状态；将SDRAM内存分成索引区和数据区两块大小，将数据区分成1KB大小相同的内存块。步骤2：设计数据处理模块。当一条数据帧要存进SDRAM时，先经过数据处理模块进行分析计算；数据处理模块对数据帧进行预处理，计算分析数据帧的类型、长度、在数据区存储的起始地址和结束地址；如果数据区剩余内存大小可以存放当前数据帧时，将计算得到的数据帧的类型、数据长度、在数据区存储的...
【技术特征摘要】
1.一种工业物联网中的缓冲内存管理设计与实现方法，其特征在于，包括以下步骤：步骤1：采用FPGA作为主控制器完成对SDRAM初始化和主状态机的设计，设定状态转移过程中的关键状态的优先级次序，依次为刷新状态、写状态、读状态；将SDRAM内存分成索引区和数据区两块大小，将数据区分成1KB大小相同的内存块。步骤2：设计数据处理模块。当一条数据帧要存进SDRAM时，先经过数据处理模块进行分析计算；数据处理模块对数据帧进行预处理，计算分析数据帧的类型、长度、在数据区存储的起始地址和结束地址；如果数据区剩余内存大小可以存放当前数据帧时，将计算得到的数据帧的类型、数据长度、在数据区存储的起始地址和结束地址这些索引信息存储在固定大小的寄存器中，否则等待数据区中数据帧被读出后再进行判断；每次读写数据帧成功后，数据处理模块动态更新记录数据区剩余内存值的大小。步骤3：设计读写索引模块。将数据处理模块得到的索引信息存进SDRAM的索引区；在下次读数据之前，先读出一条索引信息，得到对应的数据帧的类型、长度、在数据区存储的起始地址和结束地址；因为索引信息的长度是固定的，可以通过操作SDRAM控制器经过有限次的读写命令将索引信息写进或读出索引区。步骤4：设计读写数据模块。...
【专利技术属性】
技术研发人员：王成群，吴超，徐伟强，贾宇波，
申请(专利权)人：浙江理工大学，
类型：发明
国别省市：浙江,33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。