温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种工业物联网中的缓冲内存管理设计与实现方法，包括以下步骤：采用FPGA作为主控制器完成对SDRAM初始化和主状态机的设计；将SDRAM内存分成索引区和数据区两个部分，为了方便内存管理，进一步将SDRAM数据区分成1KB大小相同...
该专利属于浙江理工大学所有，仅供学习研究参考，未经过浙江理工大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。