硅基高速高响应PIN光电探测器及其制作方法技术

本发明专利技术公开了一种硅基高速高响应PIN光电探测器及其制作方法，本发明专利技术的硅基高速高响应PIN光电探测器包括由下至上依次设置的N电极、N

Silicon-based PIN Photodetector with High Speed and High Response and Its Fabrication Method

The invention discloses a silicon-based high-speed and high-response PIN photoelectric detector and its fabrication method. The silicon-based high-speed and high-response PIN photoelectric detector of the invention comprises N electrodes and N electrodes arranged in turn from bottom to top.

【技术实现步骤摘要】
硅基高速高响应PIN光电探测器及其制作方法
本专利技术涉及一种光电元器件
，尤其涉及一种硅基高速高响应PIN光电探测器及其制作方法。
技术介绍
光电探测器是一种受光器件，具有光电变换功能。光电探测器种类繁多，有光敏电阻、光电二极管、光电三极管、光控晶体管、集成光电器件等；有雪崩型和非雪崩型；有PN结型、PIN结型及异质结型等结构。由于光电探测器的响应速度快、体积小、暗电流小，使之在光纤通讯系统、光纤测试系统、光纤传感器、光隔离器、快速光源的探测、微弱光信号的探测、激光测距、计算机数据传输、光电自动控制及光测量、现代激光科学研究、核爆模拟、惯性约束核聚变等领域都有广泛的应用。在光通讯系统、核爆模拟、激光测距等应用领域，对光电探测器的响应速度及响应度要求高。现有技术中的PIN光电探测器一般采用N-N+外延结构和PN-结构，其缺点是N+层吸收光产生的光生载流子的扩散时间长，PIN探测器的响应速度慢，不能满足大面积高速高响应探测系统的需求。
技术实现思路
有鉴于此，本专利技术的目的之一是提供一种硅基高速高响应PIN光电探测器，该硅基高速高响应PIN光电探测器解决了现有PIN光电探测器具有的光生载流子的扩散时间长，及探测器的响应速度慢的技术问题。本专利技术通过以下技术手段解决上述技术问题：本专利技术的一种硅基高速高响应PIN光电探测器，包括由下至上依次设置的N电极、N+硅外延层衬底、N++硅埋层、I(N-)外延层、二氧化硅钝化层和氮化硅保护层，所述I(N-)外延层上部设置有保护环掺杂区，所述保护环掺杂区内设置有P型保护环，采用离子注入工艺和高温硼扩散工艺相结合在所述P型保护环内形成P-有源区和P+有源区，所述P型保护环正上方刻蚀出有电极孔，所述电极孔内设置有与P型保护环连接的P电极。进一步地，所述N电极为Cr/Au双层金属膜；所述P电极为Ti/Al双层金属膜。本专利技术的目的之二是提供一种硅基高速高响应PIN光电探测器的制作方法，通过该制作方法作出了硅基高速高响应PIN光电探测器，其响应速度快，响应度高，能满足大面积高速高响应探测系统的需求。本专利技术通过以下技术手段解决上述技术问题：本专利技术的硅基高速高响应PIN光电探测器的制作方法，包括以下步骤：1)采用N型硅外延形成N+硅外延层衬底、N++硅埋层和I(N-)外延层。其中，I(N-)外延层的掺杂浓度约为(4～6)x1012/cm3，I(N-)外延层厚度为20±5μm；N+硅外延层衬底的掺杂浓度为(1～2)x1018/cm3，厚度为250±10μm；将I(N-)外延层所在侧的器件端面记为正面，N+硅外延层衬底所在侧的器件端面记为背面；2)采用高温氧化工艺，在器件正面表面形成二氧化硅钝化层；3)采用光刻工艺在器件正面光刻出保护环掺杂区，采用湿法腐蚀工艺将保护环掺杂区范围内的二氧化硅钝化层腐蚀掉；4)采用高温硼扩散工艺，对保护环掺杂区进行高浓度、深结硼掺杂，获得P型保护环；5)采用光刻工艺在器件正面光刻出有源区，采用湿法腐蚀工艺对有源区范围内的二氧化硅钝化层进行腐蚀；6)采用离子注入工艺和高温硼扩散工艺相结合，形成P-有源区和P+有源区；7)采用高温LPCVD工艺，在器件表面淀积氮化硅保护层；8)采用光刻及湿法腐蚀工艺，在P型保护环正上方刻蚀出电极孔；采用电子束蒸发工艺，在器件正面蒸镀Ti/Al双层金属膜；采用光刻及湿法腐蚀工艺，将电极区域以外的Ti/Al双层金属膜腐蚀掉，形成P电极；9)对器件背面进行减薄抛光；10)采用电子束蒸发工艺在器件背面蒸镀Cr/Au双层金属膜，形成N电极。进一步地，步骤1)中，N++硅埋层的掺杂浓度为(1～2)×1020/cm3，厚度为5μm。进一步地，步骤6)中，按如下工艺条件进行离子注入和浅结硼掺杂工艺：P+有源区扩散温度为900～1100℃，掺杂浓度为(1～5)×1019/cm3，结深为0.2～0.5μm；P-有源区采用离子注入工艺，注入能量为80KeV，能量为1E12cm-2。进一步地，步骤7)中，高温LPCVD工艺的工艺条件为：淀积温度为780℃，氮化硅保护膜厚度为80±5nm。进一步地，步骤8)中，Ti/Al双层金属膜中的Ti膜厚度为20～30nm，Al膜厚度为1000～1100nm。进一步地，步骤10)中，Cr/Au双层金属膜中的Cr膜厚度为10～20nm，Au膜厚度为200～300nm。本专利技术的有益效果：1)本专利技术的硅基高速高响应PIN光电探测器，其采用在普通的N-N+外延结构中，增加了N++硅埋层，形成N-N++N+结构，减小由于N+层吸收光产生的光生载流子的扩散时间，提高PIN探测器的响应速度；采用P+P-N-结构，代替普通的PN-结构，P+P-区内形成电场，有利于P电极对光生空穴的吸收，能提高器件的响应度。本专利技术的硅基高速高响应PIN光电探测器解决了现有PIN光电探测器具有的光生载流子的扩散时间长，及探测器的响应速度慢的技术问题。2)本专利技术的硅基高速高响应PIN光电探测器的制作方法，采用新结构及工艺制作出了硅基高速高响应PIN光电探测器，其响应速度快，响应度高，能满足大面积高速高响应探测系统的需求。附图说明下面结合附图和实施例对本专利技术作进一步描述。图1为硅基高速高响应PIN光电探测器的结构示意图。具体实施方式以下将结合附图对本专利技术进行详细说明：实施例1硅基高速高响应PIN光电探测器如图1所示，本实施例中的硅基高速高响应PIN光电探测器，一种硅基高速高响应PIN光电探测器，其特征在于：包括由下至上依次设置的N电极8、N+硅外延层衬底4、N++硅埋层10、I(N-)外延层1、二氧化硅钝化层5和氮化硅保护层6，所述N电极8为Cr/Au双层金属膜，所述I(N-)外延层1上部设置有保护环掺杂区，所述保护环掺杂区内设置有P型保护环2，采用离子注入工艺和高温硼扩散工艺相结合在所述P型保护环2内形成P-有源区3和P+有源区9，所述P型保护环2正上方刻蚀出有电极孔，所述电极孔内设置有与P型保护环2连接的P电极7，所述P电极7为Ti/Al双层金属膜，上述结构都采用半导体平面加工技术制作。本专利技术的硅基高速高响应PIN光电探测器，其采用在普通的N-N+外延结构中，增加了N++硅埋层，形成N-N++N+结构，减小由于N+层吸收光产生的光生载流子的扩散时间，提高PIN探测器的响应速度；采用P+P-N-结构，代替普通的PN-结构，P+P-区内形成电场，有利于P电极对光生空穴的吸收，能提高器件的响应度。本专利技术的硅基高速高响应PIN光电探测器解决了现有PIN光电探测器具有的光生载流子的扩散时间长，及探测器的响应速度慢的技术问题。实施例2硅基高速高响应PIN光电探测器的制作方法本实施例中的硅基高速高响应PIN光电探测器，如图1所示，其制作方法，包括以下步骤：1)采用N型硅外延形成N+硅外延层衬底4、N++硅埋层10和I(N-)外延层1，其中，外延层1的掺杂浓度约为4x1012/cm3，外延层厚度为20±5μm；N+硅外延层衬底4的掺杂浓度约为1018/cm3，厚度约为250±10μm；N++硅埋层10的掺杂浓度约为1020/cm3，厚度约为5μm；将外延层1所在侧的器件端面记为正面，N+硅外延层衬底4所在侧的器件端面记为背面；2)采用高温氧化工艺，在器件正面表本文档来自技高网...

【技术保护点】
1.一种硅基高速高响应PIN光电探测器，其特征在于：包括由下至上依次设置的N电极(8)、N

【技术特征摘要】
1.一种硅基高速高响应PIN光电探测器，其特征在于：包括由下至上依次设置的N电极(8)、N+硅外延层衬底(4)、N++硅埋层(10)、I(N-)外延层(1)、二氧化硅钝化层(5)和氮化硅保护层(6)，所述I(N-)外延层(1)上部设置有保护环掺杂区，所述保护环掺杂区内设置有P型保护环(2)，采用离子注入工艺和高温硼扩散工艺相结合在所述P型保护环(2)内形成P-有源区(3)和P+有源区(9)，所述P型保护环(2)正上方刻蚀出有电极孔，所述电极孔内设置有与P型保护环(2)连接的P电极(7)。2.根据权利要求1所述的硅基高速高响应PIN光电探测器，其特征在于：所述N电极(8)为Cr/Au双层金属膜；所述P电极(7)为Ti/Al双层金属膜。3.一种如权利要求1或2中所述硅基高速高响应PIN光电探测器的制作方法，其特征在于，包括以下步骤：1)采用N型硅外延形成N+硅外延层衬底(4)、N++硅埋层(10)和I(N-)外延层(1)，其中，外延层(1)的掺杂浓度为(4～6)x1012/cm3，外延层厚度为20±5μm；N+硅外延层衬底(4)的掺杂浓度为(1～2)x1018/cm3，厚度为250±10μm；将外延层(1)所在侧的器件端面记为正面，N+硅外延层衬底(4)所在侧的器件端面记为背面。2)采用高温氧化工艺，在器件正面表面形成二氧化硅钝化层(5)；3)采用光刻工艺在器件正面光刻出保护环掺杂区，采用湿法腐蚀工艺将保护环掺杂区范围内的二氧化硅钝化层腐蚀掉；4)采用高温硼扩散工艺，对保护环掺杂区进行高浓度、深结硼掺杂，获得P型保护环(2)；5)采用光刻工艺在器件正面光刻出...

【专利技术属性】
技术研发人员：向勇军，张鎏，黄烈云，
申请(专利权)人：中电科技集团重庆声光电有限公司，
类型：发明
国别省市：重庆,50