一种功率半导体器件及其集电区的制造方法技术

本发明专利技术涉及半导体器件制造领域，具体涉及一种功率半导体器件及其集电区的制造方法，其包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，第一p型集电区通过对半导体基板背面的硼注入形成，第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，铝注入的峰值位置比所述硼注入的峰值位置浅，铝注入的峰值浓度比所述硼注入的峰值浓度高。本发明专利技术通过硼注入形成第一p型集电区和铝注入形成第二p型集电区，在不超过退火温度范围的情况下，能够有效增加集电区载流子浓度，从而提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。

A Manufacturing Method of Power Semiconductor Device and Its Collecting Area

The invention relates to the field of semiconductor device manufacturing, in particular to a method for manufacturing power semiconductor device and its collector, which comprises a semiconductor substrate or a semiconductor substrate with an n-type buffer layer formed on the back of the semiconductor substrate, a first p-type collector and a second p-type collector. The first p-type collector is formed by injecting boron into the back of the semiconductor substrate, and a second p-type collector. The region is formed by aluminium injection into the back of the semiconductor substrate. From the back of the semiconductor substrate, the peak position of aluminium injection is shallower than that of boron injection, and the peak concentration of aluminium injection is higher than that of boron injection. The invention forms the first p type collector by boron injection and the second P type collector by aluminium injection, which can effectively increase the carrier concentration in the collector area without exceeding the annealing temperature range, thereby improving the hole injection efficiency and the conductivity modulation effect in the drift region of the IGBT device, and realizing lower conduction voltage drop and state loss.

【技术实现步骤摘要】
一种功率半导体器件及其集电区的制造方法
本专利技术涉及半导体器件制造领域，具体涉及一种功率半导体器件及其集电区的制造方法。
技术介绍
对于双极型半导体器件，如二极管或绝缘栅双极型晶体管（IGBT,insulatedgateBipolartransistor）中，通过背面p型集电区的形成，实现少子空穴从集电区向漂移区的注入，结合器件正面n型发射区的电子注入，能够在漂移区中形成电子-空穴等离子体，从而产生电导调制效应，能够大幅度降低器件的导通电阻，从而降低器件在通态状态下的损耗。在半导体器件的制造工艺中，通常在半导体基板的背面使用硼注入形成p型集电区。但是，在实际工艺顺序中，当进行半导体基板的背面工艺时，正面金属电极已经制作完成。在这种情况下，如果采用热退火的方式对硼注入区域进行激活处理，要求温度必须控制在500℃以下，因为正面的金属电极在450℃以上就有可能和半导体基板发生反应或向基体中扩散，严重影响器件的性能。这一温度限制对于硼注入后的退火激活而言，其激活率将很难提高。因为硼在硅中的激活受温度影响很大，在500℃以下和600℃以上的大部分温度范围内，温度越高，激活率越高。例如硼离子在硅衬底中注入后的退火激活，当注入剂量为1E13cm-2时，如果要达到90%的激活率，退火温度需要达到800℃，这一温度对于器件的正面电极结构显然是不能承受。而若要保持温度在500℃以下的退火，那么硼离子的激活率将会非常低，也就意味着p型集电区无法达到较高的载流子浓度，这将直接影响器件的性能。因此，如何提高p型集电区的载流子浓度成为了提高双极型半导体器件电导调制效应的关键要素之一。现有技术中有相关专利申请如：专利公开号为CN102110721A的专利技术专利，公布了一种太阳能电池制造方法，采用硼铝共掺杂工艺，形成具有梯度浓度分布掺杂的背电场，工艺方法上使采取烧结扩散的工艺，形成的背电场，表面硼掺杂较浅、浓度较高，铝掺杂较深、浓度较低。
技术实现思路
使用硼注入形成p型集电区时，由于硼的激活率受到退火温度的限制，激活率很难提高，因此集电区难以形成足够高的载流子浓度，使得器件集电区的空穴注入效率和漂移区电导调制效应受到限制，导致器件无法实现更低的通态损耗。同时，由于空穴注入效率不足，也会对器件的短路能力等可靠性问题造成影响，为解决上述问题，本申请特提出一种半导体器件及其制造方法。为实现上述技术效果，本申请的技术方案如下：一种功率半导体器件，其特征在于：包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，所述第一p型集电区通过对半导体基板背面的硼注入形成，所述第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，所述铝注入的峰值位置比所述硼注入的峰值位置浅，所述铝注入的峰值浓度比所述硼注入的峰值浓度高。所述功率半导体器件是二极管或绝缘栅双极型晶体管。一种半功率导体器件集电区的制造方法，其特征在于：包括如下步骤：步骤1，在半导体基板进行背面的硼离子注入；步骤2，对硼离子注入后的半导体基板进行退火处理，形成第一p型集电区；步骤3，在半导体基板进行背面的铝离子注入；步骤4，对铝离子注入后的半导体基板进行退火处理，形成第二p型集电区。所述第一p型集电区的硼的注入能量为10KeV~400KeV。所述第一p型集电区的硼的注入剂量为1E13cm-2~5E15cm-2。通过小于或等于500℃的热退火或激光退火实施所述硼注入后的退火激活。所述第二p型集电区的铝的注入能量为10KeV~300KeV。所述第二p型集电区的铝的注入剂量为5E12cm-2~5E15cm-2。通过小于或等于500℃的热退火实施所述铝注入后的退火激活。所述第一p型集电区和第二p型集电区通过所述硼注入和铝注入后的一次热退火处理同时形成，也可以在两次注入后分两次退火形成。本申请的优点为：本专利技术通过硼注入形成第一p型集电区和铝注入形成第二p型集电区，在不超过退火温度范围的情况下，能够有效增加集电区载流子浓度，从而提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。同时，在制造方法上第一p型集电区和第二p型集电区的形成工艺兼容，保证器件整体加工工艺的简单可控。附图说明图1是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之1）。图2是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之2）。图3是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之3）。图4是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之4）。图5是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之5）。图6是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之6）。图7是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之7）。图8是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之8）。图9是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之9）。图10是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之10）。图11是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之11）。图12是本专利技术的功率半导体器件集电区的特征制造工序的截面图（之12）。图13是本专利技术的功率半导体器件集电区的集电区采用硼和铝注入与仅采用硼注入的载流子浓度分布对比图。具体实施方式下面结合附图对本专利技术的具体实施方式作进一步详细的说明。实施例1一种功率半导体器件包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，所述第一p型集电区通过对半导体基板背面的硼注入形成，所述第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，所述铝注入的峰值位置比所述硼注入的峰值位置浅，所述铝注入的峰值浓度比所述硼注入的峰值浓度高。所述功率半导体器件是二极管或绝缘栅双极型晶体管。半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板具体都属于半导体基板，一种情况是包含背面的n型缓冲层，一种情况不包含，实际上是为了表面集电区的制造方法可以在n型缓冲层形成之前，也可以在后。本专利技术通过硼注入形成第一p型集电区和铝注入形成第二p型集电区，在不超过退火温度范围的情况下，能够有效增加集电区载流子浓度，从而提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。同时，在制造方法上第一p型集电区和第二p型集电区的形成工艺兼容，保证器件整体加工工艺的简单可控。实施例2一种半功率导体器件集电区的制造方法，其特征在于：包括如下步骤：步骤1，在半导体基板进行背面的硼离子注入；步骤2，对硼离子注入后的半导体基板进行退火处理，形成第一p型集电区；步骤3，在半导体基板进行背面的铝离子注入；步骤4，对铝离子注入后的半导体基板进行退火处理，形成第二p型集电区。所述第一p型集电区的硼的注入能量为10KeV~400KeV。所述第一p型集电区的硼的注入剂量为1E13cm-2~5E15cm-2。通过小于或等于500℃的热退火或激光退火实施所述硼注入后的退火激活。所述第二p型集电区的铝的注入能量为10KeV~300KeV。所述第二p型集电区的铝的注入剂量为5E12cm-2~5E1本文档来自技高网...

【技术保护点】
1.一种功率半导体器件，其特征在于：包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，所述第一p型集电区通过对半导体基板背面的硼注入形成，所述第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，所述铝注入的峰值位置比所述硼注入的峰值位置浅，所述铝注入的峰值浓度比所述硼注入的峰值浓度高。

【技术特征摘要】
1.一种功率半导体器件，其特征在于：包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，所述第一p型集电区通过对半导体基板背面的硼注入形成，所述第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，所述铝注入的峰值位置比所述硼注入的峰值位置浅，所述铝注入的峰值浓度比所述硼注入的峰值浓度高。2.根据权利要求1所述的一种功率半导体器件，其特征在于：所述功率半导体器件是二极管或绝缘栅双极型晶体管。3.一种半功率导体器件集电区的制造方法，其特征在于：包括如下步骤：步骤1，在半导体基板进行背面的硼离子注入；步骤2，对硼离子注入后的半导体基板进行退火处理，形成第一p型集电区；步骤3，在半导体基板进行背面的铝离子注入；步骤4，对铝离子注入后的半导体基板进行退火处理，形成第二p型集电区。4.根据权利要求3所述的种半功率导体器件集电区的制造方法，其特征在于：第一p型集电区的硼的注入能量为10K...

【专利技术属性】
技术研发人员：王思亮，胡强，蒋兴莉，
申请(专利权)人：成都森未科技有限公司，
类型：发明
国别省市：四川,51