混合堆叠写驱动器制造技术

本发明专利技术涉及混合堆叠写驱动器，其中，一种电路包括具有存储器单元及位线的存储器阵列。写驱动器通过列选择晶体管与该位线连接。写辅助电路与该写驱动器连接。该写辅助电路包括共同升压节点、负升压晶体管、以及保持晶体管。该负升压晶体管自该数字线连接至该共同升压节点。在针对该存储器阵列的选定单元的写操作期间，该负升压晶体管将该存储器阵列的该选定单元的该位线选择性拉至地。该写辅助电路可包括自第一数字线连接至该共同升压节点的第一负升压晶体管，自第二数字线连接至该共同升压节点的第二负升压晶体管，以及自该共同升压节点连接至地的保持晶体管。

Hybrid stacked write driver

The invention relates to a hybrid stacked write driver, in which a circuit includes a memory array with a memory unit and a bit line. The write driver is connected to the bit line through a column selection transistor. The write auxiliary circuit is connected to the write driver. The writing auxiliary circuit includes a common boost node, a negative boost transistor and a holding transistor. The negative boost transistor is connected from the digital line to the common boost node. During the write operation for the selected unit of the memory array, the negative boost transistor selectively pulls the bit line of the selected unit of the memory array to the ground. The writing auxiliary circuit may include a first negative boost transistor connected from the first digital line to the co-boost node, a second negative boost transistor connected from the second digital line to the co-boost node, and a holding transistor connected to the ground by the co-boost node.

【技术实现步骤摘要】
混合堆叠写驱动器
本专利技术涉及半导体结构，尤其涉及具有写辅助方案的存储器单元以及使用方法。
技术介绍
随机访问存储器(randomaccessmemory；RAM)可为静态的或动态的。静态随机访问存储器(staticrandomaccessmemory；SRAM)是用于许多集成电路应用中的一种半导体存储器类型，其使用双稳态锁存电路来储存每一个位。SRAM因其高速度、低功耗以及简单的操作而成为一种理想的存储器类型。术语静态与必须周期刷新的动态随机访问存储器(dynamicrandomaccessmemory；DRAM)相区别。与DRAM不同，SRAM不需要定期刷新来保持所储存的数据。典型的SRAM单元包括一对交叉耦接的反相器，该反相器保持所需数据位值(也就是，1或0)以及该值的互补。尽管SRAM是理想的存储器类型，但众所周知，如果未经适当设计及制造，SRAM单元于被访问时可能变得不稳定，此时所保持的位值可能切换。SRAM单元具有三种不同的状态：待机、读以及写。为使该SRAM操作于读模式及写模式，它应当分别具有“可读性”及“写稳定性”。SRAM单元的可读性是在分配给信号开发(signa本文档来自技高网...

【技术保护点】
1.一种电路，包括：存储器阵列，具有存储器单元及位线，该存储器阵列按列排列；数字线，与该存储器阵列的一列的该位线连接；写列选择晶体管，与该数字线连接，从而仅访问选定的位线；写驱动器，与该数字线连接；以及写辅助电路，与该写驱动器连接，其中，该写辅助电路包括共同升压节点、负升压晶体管、以及保持晶体管，其中，该负升压晶体管自该数字线连接至该共同升压节点，以及其中，在针对该存储器阵列的选定单元的写操作期间，该负升压晶体管将该存储器阵列的该选定单元的该数字线选择性拉至地。

【技术特征摘要】
2017.10.12 US 15/730,8501.一种电路，包括：存储器阵列，具有存储器单元及位线，该存储器阵列按列排列；数字线，与该存储器阵列的一列的该位线连接；写列选择晶体管，与该数字线连接，从而仅访问选定的位线；写驱动器，与该数字线连接；以及写辅助电路，与该写驱动器连接，其中，该写辅助电路包括共同升压节点、负升压晶体管、以及保持晶体管，其中，该负升压晶体管自该数字线连接至该共同升压节点，以及其中，在针对该存储器阵列的选定单元的写操作期间，该负升压晶体管将该存储器阵列的该选定单元的该数字线选择性拉至地。2.如权利要求1所述的电路，该写辅助电路还包括：第一负升压晶体管，自第一数字线连接至该共同升压节点，第二负升压晶体管，自第二数字线连接至该共同升压节点，以及保持晶体管，自该共同升压节点连接至地。3.如权利要求1所述的电路，该存储器阵列包括以下其中之一：SRAM；DRAM；eDRAM；MRAM；以及Flash。4.如权利要求1所述的电路，其中，该写驱动器向该存储器阵列写数据。5.如权利要求1所述的电路，其中，该存储器阵列的单元包括形成第一CMOSNOR门的第一对互补金属氧化物半导体(CMOS)反相器以及形成第二CMOSNOR门的第二对CMOS反相器。6.如权利要求5所述的电路，该写驱动器还包括：第一晶体管，自第一位线连接至该第一CMOSNOR门及地，以及第二晶体管，自第二位线连接至该第二CMOSNOR门及地。7.如权利要求6所述的电路，还包括：一对传输门晶体管，门控向该写驱动器的输入数据，该对传输门晶体管的各晶体管由互补输入数据信号控制。8.如权利要求7所述的电路，其中，该对传输门晶体管包括N沟道场效应晶体管(NFET)。9.一种装置，包括：存储器阵列，包括存储器单元及位线，该存储器阵列按列排列且各该存储器单元包括第一互补金属氧化物半导体(CMOS)NOR门及第二CMOSNOR门；数字线，与该存储器阵列的一列的该位线连接；写列选择晶体管，与该数字线连接，从而仅访问选定的位线；写驱动器，自第一数字线及第二数字线连接至该存储器阵列的各该存储器单元，该写驱动器包括：第一晶体管，自该第一数字线连接至该第一CMOSNOR门输出及地，以及第二晶体管，自该第二数字线连接至该第二CMOSNOR门输出及地；以及写辅助电路，与该存储器阵列的各该单元连接，该写辅...

【专利技术属性】
技术研发人员：A·桑卡尔，凡卡崔汉文·宾维杰亚拉梵，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY